[参考译文] TLV320DAC3100-Q1：如何启用 BCLK 以产生蜂鸣音

admin

Other Parts Discussed in Thread: TLV320DAC3100-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TLV320DAC3100-Q1

大家好、

我尝试利用 TLV320DAC3100-Q1的蜂鸣器生成功能。

我为该芯片提供的唯一时钟是 MCLK、但我发现另一个 e2e 线程解释了蜂鸣器生成功能需要

至少8个 BCLK 时钟周期来初始化内部逻辑。

-您能否建议您将哪个寄存器设置为启用 BCLK？

将 PAGE 0寄存器27 D3设置为1就足够了？

还需要设置寄存器29和30？

- BCLK 的频率对此是否重要？ (任何分频比都可以吗？)

此致、

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Shinji、

是的、正确。为了从处理模块启用蜂鸣器、有必要使用几个 BCLK 脉冲(如您所述、大约8个脉冲)来初始化发生器。因此、如果您只有 MCLK 作为输入时钟、则需要将 TLV320DAC3100-Q1设置为主模式。通过这种方式、BCLK 可由器件生成。

这是针对 BCLK 生成的建议配置。在这种情况下、BCLK 频率无关紧要、因此您可以根据需要配置 BCLK N-val 分频器。

页0 /寄存器27 /位 D3 = 1
PAGE 0 /寄存器29 /位 D2 = 1 (可选、如果该位未配置、则将启用 BCLK、直到 DAC 块上电)
页0 /寄存器30 /位 D7 = 1 (位 D6-D0可选)

BCLK 生成需要 DAC_CLK 或 DAC_MOD_CLK 才能工作。因此、您必须确保启用 NDAC (页0 /寄存器11)和 MDAC (页0 /寄存器12)以使 BCLK 正常工作。

希望这对您有所帮助。如果您需要有关此方面的其他支持、请告诉我。

此致、
Luis Fernando Rodríguez S.

音频（参考译文帖）(Read Only)