[参考译文] TLV320DAC3203：I2S 接口的上升和下降时序

admin

Guru**** 2481465 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TLV320DAC3203

在该器件的数据表(TLV320DAC3203IRGER)中、在第10页和第11页中、在主模式和 Salve 模式下、上升和下降时间的 I2S 时序都被称为4ns (最大值)。请确认这些时序是否对应于 BCLK 或任何其他信号。

谢谢

曼诺伊

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Manoj、

欢迎使用 E2E、感谢您关注我们的产品。

数据表在您提到的页面中提到的上升和下降时间与 BCLK 相关。这些最长时间可确保 I2S 协议正确无误。时间由以下表达式确定：

- TR < 10% Ton

- Tf < 10% Toff

在 tr (max)= 4ns 且 TF (max)= 4ns 的情况下、这些值是针对 BCLK = 12.5MHz (Ton = Toff = 1/(2 x 12.5MHz)= 40ns)计算得出的。因此、如果 BCLK 频率较低、则可以放宽该值。

请告诉我这是否合理、您是否有其他问题或意见。

此致、
Luis Fernando Rodríguez S.

音频（参考译文帖）(Read Only)