请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC3268 你好！
我们使用两个 TLV320AIC3268 EVM 来测试数字(I2S)转数字(I2S)混频。
如果我们在 EVM 的默认设置中设置 PLL CLK = MCLK 且 MCLK = 11.3MHZ、音频质量将非常好。
但是、我更改了 PLL CLK = MCLK、MCLK = 2.82Mhz、并更改了 PLL 设置、如数据表中下表所示。
但是、音频质量的分辨率低于11.3Mhz。
PLL CLK 的频率越高、声音质量就越好？
谢谢你。
此致。
Anthony 先生。
