[参考译文] TLV320ADC6120：单端配置问题

您使用的是直流耦合电路是什么？

也许您可以尝试下面的管理方法、看看它是否起作用

这是一个非常有趣的解决方案、我使用了经典的运算放大器加法配置来移动信号。

如果我将 ADC 通道配置为直流耦合单端、从数字的角度来看、似乎将信号转换为大约2 Vocm 的信号。

如果我将 ADC 配置为差分模式、我会看到输出信号如预期的那样。

第二个问题：为了使用内部 PGA、我需要在差值模式下输入、它是否正确？

应在短时间内作出答复

对于直流耦合操作、我建议使用第0页 R59将 Vref 设置为2.75v。 然后、借助运算放大器电平位移、将 ADC INP+引脚上的无信号电压设置为 Vref/2 (1.375)。

如果您现在在通道增益为0dB 的1.375v 偏置信号周围提供1Vrms 的电压，您应该会看到正确的输出。  

内部 PGA 也应可用于单端输入

当我为 PGA 设置增益时、所有输入信号都会放大(DCBIAS+AC 组件)。  
我确认 R59配置为获得2.75V 电压。
我会仔细检查所做的配置、但它似乎不适用于单端通道配置。

下面是我正在使用的配置  

AdcCfgReg_t ADregistersInit[]=｛
//由 ADCx120EVM-SW v3.0.5生成
// TLV320ADC6120器件配置
//----------------------------------
//重置
//----------------------------------
//选择第0页
{ 0x00、0x00 }、
//重置设备
{ 0x01、0x01 }、
// 10ms 延迟
｛CFG_META_DELAY、10｝、
//----------------------------------
//开始设备内存
//----------------------------------
//页0 (0x00)转储
//选择第0页
{ 0x00、0x00 }、
//唤醒并启用 Areg QCHAGRE 100ms
｛0x02、0x99｝、
｛CFG_META_DELAY、10｝、
{ 0x05、0x01}、
// ASI 配置
｛0x07、0x70｝、
｛0x09、0x00｝、
// ASI 处于从模式
{ 0x13、0x02}、
｛0x14、0x44｝、
{ 0x16、0x00 }、
// ASI 通道配置
{ 0x0B、0x00 }、
{ 0x0c、0x20 }、
{ 0x0d、0x00 }、
{ 0x0E、0x00 }、
// PDM 配置
｛0x1F、0x40｝、
// GPIO 配置
｛0x21、0x00｝、
//偏置配置和 ADC 满量程
｛0x3B、0x00｝、// 0x50 -> ADC (0：1)满量程0 -> 2.75V 1 -> 2.5V 2 -> 1.375V、MICBIAS 设置为 VCM //0x00 MICBIAS 设置为 VREF
//通道1配置
｛0x3c、0x98｝、//0x98 =差分输入、阻抗20kOhm //bb8 =单端
//通道2配置
｛0x41、0x98｝、//差分输入、阻抗20kOhm
//增益配置
｛0x71、0x00｝、

// DSP 配置
｛0x6b、0x00｝、// 0x01 HPF 输入滤波器在12Hz 时启用
{ 0x6c、0x00 }、
//输入和输出配置
｛0x74、0xc0｝、
//选择 Page1
{ 0x00、0x01 }、
//VAD 配置
{ 0x1E、0x00 }、
{ 0x1F、0x00 }、
//选择第0页
{ 0x00、0x00 }、
//powerup 配置
｛0x75、0xf0｝、
//结束表
｛CFG_meta_end、0xFF｝、
}；

e2e.ti.com/.../6120_5F00_0DB.cfge2e.ti.com/.../6120_5F00_10DB.cfg

我从我们的纯路径3工具制作了2个文件。 一个文件设置增益为0dB、第二个文件设置增益为10dB。

您可以为器件提供48k 的 LRCLK 和3.072MHz 的 BCLK。

请告诉我这是否有帮助。 ALO 请向我发送原理图