This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3120:蜂鸣器生成配置

Guru**** 2386620 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1170962/tlv320aic3120-beep-generation-configuration

器件型号:TLV320AIC3120

您好!

我正在将编解码器配置为对扬声器输出产生蜂鸣音、但无法生成。 请找到为具有内联注释的编解码器完成的 register_configurations.tcl。

将中的配置分为三个分区:

1. clock_config:显示正在完成的时钟和 I2S 配置。  主配置中的编解码器(i.e、BCLK 和 FCLK 由编解码器驱动)、采样频率为8kHz。  请查找已完成时钟设置的 Audio_CODEC_ADC_PLL_Calculator.xls (TLV320AIC31xx 表)

2. speaker_config:显示正在完成的扬声器和 DAC 配置

3.  beep-gen:显示为生成哔声而执行的寄存器配置。 请查找随附的 Audio_CODEC_ADC_PLL_Calculator.xls (beep  生成表)

请注意、探测时发现 BCLK 和 FCLK 时钟正确。

另请注意、我已经在编解码器评估板上尝试过、在该评估板上、我可以在相同的硬件连接下生成蜂鸣音、但由于我需要在定制板的主控模式下配置、时钟、I2S、蜂鸣音配置寄存器的寄存器配置存在以下差异。 对于哔声生成、我使用 beep_config_eva_board.txt 生成哔声、然后根据定制板要求进行了相应修改。

请确认正在完成的寄存器配置。

e2e.ti.com/.../3730.Audio_5F00_CODEC_5F00_ADC_5F00_PLL_5F00_Calculator.xlsx 

e2e.ti.com/.../register_5F00_configurations.txt

e2e.ti.com/.../beep_5F00_config_5F00_eval_5F00_board.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、ramrya、

    我很想知道 DAC 路径是否独立于 DAC 发生器工作、当您在 DIN 中输入一些数字信号时、您会看到输出吗?

    此外、您能否确认您将什么 BCLK 频率输入到 PLL 计算器中以驱动您的系数? 2.8MHz 的 BCLK 和8kHz 的 fs (16位字 lendth)不会生成适当的 PLL 系数、因此不受支持。

    从这里、我们可以看到配置 SIN/COS 寄存器的正确值

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的回答。  

    我将尝试检查  DAC 路径是否独立于 DAC 发生器工作、并更新您的信息。

    我正在主控模式下配置编解码器、其中 BCLK 和 FCLK 是编解码器输出。  

    请查找针对 BCLK 和 WCLK 完成的配置:

    BCLK CLK GEN 源:ADC_MOD_CLK = 1024kHz (PG 0,寄存器29)

    BCLK_N_DIV_ON/OFF:ON (第0页,寄存器30)

    BCLK_DIV:3  (第0页 ,寄存器30)

    WCLK_SRC:ADC_FS = 8kHz (PG 0,寄存器33)

    有关为编解码器完成的详细时钟设置、请参阅已连接的 Excel (时钟计算表)

    e2e.ti.com/.../2625.Audio_5F00_CODEC_5F00_ADC_5F00_PLL_5F00_Calculator.xlsx

    此致、

    Ramya

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ramrya、

    很抱歉、由于您的时钟、您的 PLL 系数看起来正常、如果 DAC 路径正常工作、我建议更改您的蜂鸣音配置。 使用 d/s 的7.3.12.7节中给出的 MATLAB 公式、我从1k=Fin 和8k=Fs 中得出了 SIN/COS 的不同值。 我还将蜂鸣音长度更改为默认值 LSB = 0xEE:

    # Beep configuration
    # ------------------------------------------------------------------------------
    w 30 00 00
    w 30 40 0C
    w 30 0b 04
    # beep configuration
    w 30 47 80
    w 30 48 00
    w 30 49 00
    w 30 4A 00
    w 30 4B EE
    w 30 4C 5A
    w 30 4D 82
    w 30 4E 5A
    w 30 4F 82
    # -------------------
    w 30 0B 84
    w 30 40 00

    如果您看到任何更改、请告诉我

    此致、