[参考译文] TAS6422E-Q1：GVDD 启动时的电压阶跃异常

你好、Johnny

  STANDBY 引脚将影响 GVDD 的行为、GVDD 是内部 LDO 输出。 我认为我们不需要在加电时下拉待机引脚。 我们可以尝试在一开始释放 STANDBY 引脚、然后加电以检查结果。

我将 STANNBY 引脚始终置于连接到 MCU_3V3的高电平。 GVDD 的启动波形相同。

你好、Johnny

  我一侧的波形与您的波形不同。 GVDD 快速上升、5V 时未形成楼梯。 我们能否再次检查您一侧的电源、如 PVDD 或 DVDD。 也许可以找出我们在5V 电压楼梯期间所做的工作。 如 I2S 信号、I2C 命令、GPIO 端口。 但总的来说、我们认为它不应影响使用、因为电压可能会达到最终值。

GVDD 的电平状态取决于静音状态、当静音为高电平时、GVDD 将升高以产生阶跃。 是这样吗？

你好，Zhenyi

  这也不应该是正常行为。 我在我的一侧捕获了波形。 GVDD 与 MUTE 引脚无关。  

  我们是否可以再次检查是否没有任何电路连接到 GVDD 引脚、仅连接2.2 uF 电容器、对吧？ 此外、在您的波形中、MUTE 引脚的上拉电压似乎小于3V、我们还可以检查电源吗？

你好，Zhenyi

  您测试了多少个电路板？ 这种现象是否发生在您的所有电路板上？

是的、 这种现象发生在所有电路板上。  请问您是否还测试了 TAS6422E、而不是 TAS6422？  GVDD 是否也比 DVDD 供电晚？

你好，Zhenyi

  是的、我将在 TAS6424E EVM 上进行测试。 PVDD 和 VDD 都需要先获得电源、然后 GVDD 可能会正确上升。 如果您手中有 EVM、也可以进行检查。

我手上没有 EVM 板、我一侧的设计情况是 VDD 上电晚于 PVDD。 请移除 VDD 电源、查看 GVDD 电压是否仅约为5.6V。  此外、GVDD 订单的上级是否会导致芯片异常工作？

你好，Zhenyi

  在这种情况下、我将尝试对 EVM 进行一些更改并进行测试、我认为这是可能的原因。 请给我一些时间、我希望在本周五之前向您提供结果。

影子、

如果没有变化 MAED、该波形是否会影响芯片？ 有任何风险？ 如果没有、我认为我们可以保留该设计。

谢谢。

Johnny

你好，Shadow

感谢您在此问题分析方面所做的工作。