请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TAS6584Q1EVM 尊敬的 E2E 支持：
折叠数据表详细信息、无需微调 PVDD 折返功能。 通过寄存器 DSP_CTRL2 (地址= 0x3A)、一切都是自动的。
在 PCC3中、我们有一个 PVDD 折返专用部分、其中有多个参数可设置。
您能解释一下所有这些选项吗？
此致、
尊敬的 E2E 支持：
折叠数据表详细信息、无需微调 PVDD 折返功能。 通过寄存器 DSP_CTRL2 (地址= 0x3A)、一切都是自动的。
在 PCC3中、我们有一个 PVDD 折返专用部分、其中有多个参数可设置。
您能解释一下所有这些选项吗？
此致、
你(们)好
以下部分将作为正常 AGL 功能工作。 如果输出超过阈值时间超过 Alpha 时间、AGL 将生效以限制不大于阈值的最终输出。 攻击和释放意味着该功能将缓慢生效、而不是过于突然、可能会导致爆音。
以下器件与 PVDD 电压相关。 器件将检测 PVDD 电压、并使用电压标度值进行校准。 如果音频输出大于校准值的时间长于 PVDD 时间常数时间、此函数将生效以减少不大于校准值的输出。 此函数将与 AGL 共享相同的攻击和释放值。
你好，Giacomo
是的、这两个函数都尝试 限制最终输出。 如果我们仅对 PVDD 折返感兴趣、则可以将 阈值设置为0dB、通常将 电压标度值设置为-0.5dB、以弥补电感器和 Rdson 上的电压损耗。
[引用 userid="540206" URL"~/support/audio-group/audio/f/audio-forum/1167362/tas6584q1evm-pvdd-foldback-settings-under-ppc3/4394392 #4394394392]\n 该函数是否如数据表中所述出现在芯片中、或者我们错误地确定某项内容？ 可以 在 PCC3软件中设置该函数？[/QUERP]
第二幅图中的 PVDD 折返正以这种方式工作。 如果器件发现输出高于 PVDD 电压、这意味着将发生削波、PVDD 折返功能将限制数字数据、从而使最终输出不削波。
[引用 userid="540206" URL"~/support/audio-group/audio/f/audio-forum/1167362/tas6584q1evm-pvdd-foldback-settings-under-ppc3/4394392 #43943943992"]TISL，我还询问 PVDD 折返阈值、延迟、attak 和释放的设置是否可在寄存器级别设置。 在寄存器级别、似乎只有"DSP_CTRL2寄存器(地址= 0x3A)"中的启用/禁用功能存在。[/引用]
抱歉、6584的流程文档尚未完成、该文档应包含详细的寄存器设置。 目前、请使用 I2C 日志函数获取寄存器设置。
嗨、 Shadow He、
感谢您的重播。
好的、澄清了 PVDD 折返是以这种方式实现的、我们必须了解我们的设置错误在哪里。
我们进行了非常简单的设置来验证 PVDD 折返功能(因为在某些不同的测试期间、我们注意到电源折返期间会发生一些削波事件)。
1) 1)我们将1kHz 的正弦波输入到 TAS6485EVAL 中。 PVDD 电源电压起始值为 20V。
2) 2)我们增大了输出电压、 使正弦峰值为15V。
3) 3)此时、我们开始将输出电压降低到15V 甚至更高。
为了避免削波、当 pvdd 低于15V 时、我们预计会在输出上看到 attuenation。 这种情况没有发生。 我在这里附加了设置窗口捕获以及削波的示波器捕获。
您对 我们无法看到 PVDD 折返的原因有什么看法吗？
此致
Giacomo
你好，Giacomo
很抱歉、此函数与数字端的另一个函数稍有冲突、我们还需要选择伪模拟内部削波检测、以使此函数正常工作。 请尝试一下。
你好，Giacomo
遗憾的是、PPC3和数据表都未明确说明这一点。 实际上、我们的器 件具有两个数字音量位置、我们不建议使用这一位置、我们将对 PPC3和数据表进行一些更新、以屏蔽不推荐使用的寄存器。
请尝试使用另一个音量设置、如下图所示。 只要您可以保持数字信号不削波(不大于0dBFS)、最终输出就不会削波。
