请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：PCM1865 你(们)好。
我很难尝试在 PCM1865上进行时钟配置。
要求是将器件配置为低至12kHz 的各种采样率。
我们将 PCM1865配置为主模式、并使用24.576MHz 晶体
通过设置 CLK_DIV_SCK_bck 寄存器0x26、该器件在96kHz 至32kHz 范围内工作得非常完美、也就是说、这些都可以：
PCM1865_setreg (0x26、0x00)；// 0x00 = 96kHz LRCK PCM1865_setreg (0x26、0x01)；// 0x01 = 48kHz LRCK PCM1865_setreg (0x26、0x02)；// 0x02 = 32kHz LRCK
然而、将一个分频器设定为大于2会导致 ADC 生成全部零。
再次浏览数据表、我发现这一点、第42页："自动检测和 PLL 系统支持低至32kHz 的频率。"
表10显示了多种采样率和时钟设置、但 SCK=24.576MHz 未列为16kHz 工作时支持的速率、而12kHz 根本未列出。
我的问题是：
1) 1)我们能否使用24.576MHz 晶体实现16kHz 采样率？
2) 2)器件是否支持12kHz 采样率？
如果一个或两个问题的答案都是肯定的、那么
3) 3)除数据表外、是否有计算器或记录方法来计算 PLL 和分频器寄存器？
任何帮助都将不胜感激！
Martin
