我的客户希望使用外部 I2S 总线为音频编解码器计时。 只有256kHz BLCK 存在。
它们将外部 BCLK 信号连接到 BCLK 引脚、并根据48kHz 音频的需要对其进行配置。 但该配置不起作用。
数据表中未提供 BLCK 频率限制。 同时、MCLK 限制在最低512kHz。
此器 件可接受一个介于512kHz 至50MHz 之间的 MCLK 输入、此输入随后可通过一个可编程分频器或一个 PLL 来获得器件所需的适当内部音频主时钟。 BCLK 输入也可被用于生成内部音频主时钟。
您能否澄清 BCLK 的限制？
编解码器可以从256kHz 计时？
弗拉基米尔
一些东西不会累加。 如果客户的 BCLK 为256khz、 则其 wclk 不能为48kHz。
48kHz *字长*通道数= BCLK。
最小字长为16 、对于标准 I2S、它只有2个通道。
48000*16*2=1.536Mhz。
请发表评论。
显然 、BCLK 可以低至256、但 PLL 不能接受如此低的频率。
在第一种情况下、D=0000、 PLLCLK_IN/P 必须大于2MHz。 这意味着在48kHz 时、字长应更大、或者您需要使用填充位。
此致、
-Steve Wilson
您好 Steve、
我和客户讨论了这个问题。 还有一些其他详细信息。
客户希望将我们的编解码器与线缆调制解调器 EHS5连接。
调制解调器使用 DAI/PCM 数字音频接口。 特性由制造商确定、并在数据表 https://ptelectronics.ru/wp-content/uploads/cinterion_ehs5_hardware_interface_description.pdf 的第30页进行了说明
原理图很简单、只有4行。
如何配置 TLV320AIC3109-Q1以与 EHS5配合使用？
