• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 318 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] Linux/TLV320AIC3254EVM-K：在 I2S 模式下使用 TLV320AIC3254评估板

admin
Guru**** 2393725 points
Other Parts Discussed in Thread: TLV320AIC3254

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/669687/linux-tlv320aic3254evm-k-using-tlv320aic3254-evaluation-board-in-i2s-mode

器件型号：TLV320AIC3254EVM-K
主题中讨论的其他器件：TLV320AIC3254

工具/软件：Linux

大家好、

我尝试在 I2S 模式下使用具有 BeagleBone Black 的 TLV320AIC3254 E.B。 我的设置是 WCLK=44、1KHz、BCLK=1、112MHz、MCLK=24MHz、从 BBB 直接输出到这个模块上的 I2S 引脚。 下面是我通过 I2C 总线进行的配置：

e2e.ti.com/.../5722.24HMz_5F00_PLL.txt

(确保外部时钟的 sw2、4和 sw2.5关闭)。

我可以播放音乐、但听到噪音。 大家能帮我解决这个问题吗？

谢谢

Hiep Nguyen

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Nguyen、

    从代码的设置和注释中、主时钟似乎不是从其余 μ I²S 时钟的相同时钟树中派生出来的、这会是什么问题；请确认吗？ 我们建议使用来自 μ I²S 信号相同时钟树的主时钟、请参阅 此应用手册、您可以在其中找到更多详细信息。 更多信息。  当器件配置为主控模式时、通常使用具有非音频 MCLK 频率的 PLL。 对于此应用、您可能需要尝试使用位时钟作为 PLL 和系统时钟的输入。  

    此致、

     Diego Melendez López í a
      音频应用工程师

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Diego、

    我将 TLV320AIC3254编解码器配置为从模式。 I2S 时钟由 BeagleBone Black 中的 McASP 提供。 我确认：在编解码器中 、WCLK、BCLK 和 MCLK 引脚被输入到器件。 第0页、寄存器27、地址在0x1B、位：D3D2 = 00。 PAGE 0，寄存器4，地址0x04：选择 PLL 输入时钟，MCLK 引脚是 PLL 的输入(D3D2 = 00)； 选择 CODE_CLKIN，PLL 时钟是 CODE_CLKIN (D1D0 = 11)？？？ 对还是错？  

    我在 Windows OS 的示例中看到、BLCK 频率为2、8224 MHz。 我无法在 BBB 上偏离它。 因此、我的 BCLK 频率为1、4112 MHz。 我不知道这是我听到噪音的原因。 请帮帮我。

    谢谢、此致、

    Hiep Nguyen

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Diego、

    连接是我的时钟设置。 希望方框图能帮助您了解我的设置。

    谢谢

    Hiep Nguyen

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Nguyen、

    感谢您的反馈。 我已经验证了您的应用的时钟设置、在给定的条件下一切似乎都正常。 我之前的评论是针对这样一个事实：MCLK 为24MHz、这不是音频应用的通用主时钟。 如果 BBB 在单个总线上提供所有音频时钟、我预计 MCLK 为22.5792MHz (考虑到512×FS)。

    是否可以尝试使用 BCLK 作为 PLL 输入？我想知道这是否有助于解决噪声问题。 以下时钟设置应适用于此情况：


    PLL IN=BCLK
    P=1
    R=2
    J=32
    D=0
    NADC=4
    mAdc=4
    NDAC=4
    MDAC=4
    AOSR=128
    DOSR=128

    您能否提供有关回放时听到的噪音的更多信息？ 由于具有提供的时钟速率的24MHz MCLK 运行不是一个常见的用例、我恐怕无法在实验中重复这个问题、因此、如果能获得更多有关噪声的信息、那么找出根本原因将非常有用。

    此致、

     Diego Melendez López í a
      音频应用工程师

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Diego、

     我用示波器进行了测量。 结果如下。

    MCLK 频率

     

    - BCLK 频率

    - WCLK 频率

    您可以看到频率似乎正常。  我还在播放音乐时录制了一个文件。 您可以听到噪音。

    e2e.ti.com/.../TLV320AIC_5F00_noise.m4a

    今天、我将尝试关注您的解决方案、并尽快为您提供反馈。

    此致、

    Hiep Nguyen

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Diego、

    根据您的建议、我将 BCLK 配置为 PLL 的输入。 BCLK=1.4112MHz。 噪声似乎会降低、但有一点。 附件是我的录音和设置。

    e2e.ti.com/.../bclk_5F00_setting.txt e2e.ti.com/.../2555.Blck.m4a

    目前、我还尝试将编解码器设置为主模式、提供 clk 和帧同步、将 BBB 设置为从模式。

    [重要说明]我使用电缆连接硬件。 它看起来是这样的。 我不知道该电缆在通过 I2S 总线传输数据时会产生噪声。

    希望听取您对此案例的意见。

    谢谢、此致、

    Hiep Nguyen

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Nguyen、

    感谢您的反馈。 显示的时钟似乎非常异常、我希望得到一个干净的时钟、但您显示的时钟上似乎安装了一个信号。 乍一看、我假设所安装的信号是来自 BBB 的 MCLK、这让我想知道您的控制器中生成的 μ I²S 时钟是否正确。 我认为、除非 MCLK 意外地短接到 μ I²S 时钟、否则电缆不会导致问题。 是否可以在没有任何连接的情况下捕获 BBB 的 μ I²S 输出信号？ 我怀疑噪声来自使用的奇怪时钟。

    通过 MCLK 将'AIC3254设置为主器件可能会解决此问题、因为编解码器中生成的时钟应该正常。

    此致、

     Diego Melendez López í a
      音频应用工程师