[参考译文] TAS2560：如何在 PPC3中定义 TAS2560#39；s MCLK BCLK LRCK 时钟速率

您好、Wayne、

负责人不在办公室。 他将在明天提供进一步的信息。

此致
Jos é Luis Figueroa
音频应用工程师

您好、Luis、

您是否希望帮助我们检查 TAS2560时钟配置：

1. BCLK 比率
ASI_BDIV 寄存器(寄存器0x1A)=0xA0 -> BCLK 比率= 32
由于 BLCK = BCLK_Ratio *采样率-> BCLK_RATE = 16 (位)* 2 (通道)= 32

PLL 时钟输入
TAS2560_PLL_CLKIN 寄存器(寄存器0x0F)=0x01、选择 PLL 时钟的输入=BCLK (引用 Linux 驱动程序)

PLL 时钟

为了满足 PLL 时钟= 32 * BCLK 的要求
遵循 TAS2560数据表：PLL 时钟= 1024 *采样率

PLL 时钟由 BCLK 生成、PLL 时钟= 32 * BCLK

PLL 时钟= 32 * BCLK
PLL 时钟=(BCLK * J.D)/P
P= 1 (寄存器0x0F)
J= 32 (寄存器0x10)
D= 0 (寄存器0x11 +寄存器0x12)

您是否会帮助我们检查是否存在缺失或错误？

谢谢、此致、

陈耀恩
2018年5月14日