This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM5100A:从 PCM5100A 开始。 硬件设计。

Guru**** 2399305 points
Other Parts Discussed in Thread: PCM5100, PCM5100A, PCM5102A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/688835/pcm5100a-starting-with-pcm5100a-hardware-design

器件型号:PCM5100A
主题中讨论的其它部件:PCM5100PCM5102A

您好!

我将开始与 PCM5100合作,完成专业领域的最后一个项目。

我已经拥有 PCM5100、现在我正在设计一个板、在该板中、我将使用它并通过 I2S 将其与微控制器连接。

由于我是 I2S 通信的新手、我需要开始进行信令。

PCM5100数据表中显示您必须连接 LRCK、DIN、BCK 和 SCK。 我知道 LRCK 是字选择引脚、DIN 是数据总线、现在我的问题是两者之间的区别

SCK 和 BCK。 我只会在数据表的时序图上看到 BCK。

谢谢、

此致、

Gaston Vallasciani   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Gaston、

    通常、当使用 I2S 时、您有3个时钟。 首先、您可以使用 LRCK (字时钟)来确定采样率(fs)。 例如、44.1kHz 是常见的 fs。 您的 BCK 是位时钟、用于器件锁存数据。 通常,您有2个数据通道,每个通道32位,因此您的 bck =64*FS。 SCK 或系统时钟用于帮助 DAC 完成其更高频率的功能,如插值和过采样,因此 SCK = FS*256是一个示例。 PCM5100A 具有一些推荐的时钟配置、如数据表的表10所示。

    此外、PCM5102A 特有一个 PLL 模式、在此模式下、使用 PLL 从 BCK 在内部生成 SCK。 如表11所示、受有限数量时钟配置支持的应用。

    谢谢!
    Paul
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Paul:

    感谢您的回答。

    正如我在数据表上看到的那样,我将使用 SCK 引脚接地,因此 SCK 将由 BCK 时钟生成。

    我正在处理的应用是音频处理器、因此我需要非常低的输出失真级别。

    您对原理图有什么建议吗? 我将使用下一个配置。  

    感谢你的帮助。

    此致、

    Gastón μ A

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Gaston、

    此配置应该良好。 请注意、使用3线制模式时、PCM 数据必须遵循 PCM5102A 数据表表表表表11中显示的速率。
    www.ti.com/.../pcm5101a.pdf

    谢谢!