请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DIX4192-Q1 主题中讨论的其他器件：DIX4192
如果 DIX4192的端口 A 用作 I2S 从站、并且仅 DIT 用于发送 SPDIF 数据。 在这种情况下，MCLK 应该与 DSP 的 CLK 同步。
外部晶体是否适合此用例？
还是只有来自 DSP 的 clk 是可以的？
如果 DIX4192的端口 A 用作 I2S 从站、并且仅 DIT 用于发送 SPDIF 数据。 在这种情况下，MCLK 应该与 DSP 的 CLK 同步。
外部晶体是否适合此用例？
还是只有来自 DSP 的 clk 是可以的？
在 DIX4192_Q1第 13页的数据表中、我们可以看到"在从模式下、端口不需要主时钟、因为左/右字和位时钟是输入、来自用作串行总线时序主控的外部音频设备。 在主机模式下、串行端口从所选的主时钟源 MCLK、RXCKI 或 RXCKO 中获得左/右字和位时钟输出。" 因此、我的理解是、当端口配置为从端口时、不需要 MCLK。
但是数据表显示、DIT 模块需要 MCLK、并且该 CLK 是否应该与串行端口 A/B 的主器件同步？ 原因是什么？
在最后一个答案中、您为什么说 CLK 应该与主器件同步？ 我可以在其他 IC 的数据表中看到同步要求、但 DIX4192有所不同、这说明在从模式下不需要更成熟的时钟。 请您解释原因吗？
您可以直接向我发送电子邮件、这更方便。 Fei、jiang@yfve.com.cn 中国北京时间上午8：00至22：00提供。
