This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3206:MCLK 要求:转换率、占空比

Guru**** 2394305 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/685907/tlv320aic3206-mclk-requirements-slew-rate-duty-cycle

器件型号:TLV320AIC3206

除了25MHz 或50MHz 最大值外、我们 AIC3206音频编解码器上使用的 MCLK 是否有任何要求、具体取决于 VDD 电平?  是否存在压摆率或占空比方面的问题?  这对于 WCLK、BCLK 和数据来说似乎是相当明确的,但我找不到任何东西来描述 MCLK……

谢谢、

Dan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Dan、您好!

    除了所述的最大频率之外、MCLK 时钟没有特殊的时序要求。 通常、只要最小高电平或低电平周期高于最大支持频率的50%、占空比应保持在时钟周期的45-55%左右。 没有特定的上升和下降时间规格、但 两者都应保持在周期的10%以下。

    此致、

     Diego Melendez López í a
      音频应用工程师