• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 305 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5755M：询问 TAS5755 MCLK 设置

admin
Guru**** 2455560 points
Other Parts Discussed in Thread: TAS5755M

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/750622/tas5755m-asking-for-the-tas5755-mclk-setting

器件型号：TAS5755M


大家好、
客户正在该项目上开发 TAS5755。
客户能否为 I2S 实现以下方式？

1、如果 WCLK 为44.1kHz 或48kHz、TAS5755将只适应3线 I2S (BCLK、WCLK 和 DIN)。 来自内部 PLL 时钟的 MCLK。
2.如果 WCLK 为32KHz、TAS5755将使外部 MCLK 适应为4线 I2S。

请提供您对如何实现此功能的意见。


BR、
SHH

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Scott、
    我的答案如下：
    Q1：TAS5755M 在48kHz/44.1kHz 下运行时、可以为 BCLK 和 MCLK 使用相同的时钟(64×FS)。
    Q2：TAS5755M 支持采用4线 I2S 的32kHz 采样率。
    请确保 MCLK 频率在2.8224~24.576MHz 范围内。
    此致、
    郑少文
  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Shawn、

    请参考方框图吗？

    MCLK 来自 MUX 输出并发送到 DSP 和两个 TAS5755。

    有什么相位问题或由于信号而导致此结构出现的某些时序延迟将进入 DSP、从而导致数据延迟？

    BR、

    SHH

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Scott、
    所有数字音频时钟必须同步。
    MCLK 相位和极性并不重要、只要它是同步的。
    保持数字总线的连接较短、不要通过电缆进行连接。
    此致、
    郑少文