This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5755M:TAS5755 MCLK 和 BCLK 信号完整性问题

Guru**** 2455560 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/750519/tas5755m-question-of-tas5755-mclk-and-bclk-signal-integrity

器件型号:TAS5755M

您好、Sirs、

根据 TAS5755规格、 SCLK/LRCLK 规格的上升/下降时间=MAX 8ns、客户的 SOC:上升= 15.83下降= 14.08 SCK:上升= 25.44ns 下降= 26.08ns、这超出了 TAS5755的规格。



但是、I2S 规范定义了 SCLK/LRCK 的上升时间最大为60ns 您是否会建议合理的数字供客户跟进?

此外、您是否会帮助我们审查客户的 MCLK 波形是否符合 TAS5755的设计?






谢谢、此致、

陈耀恩
2018年11月27日

 

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Wayne、
    数据表中的规格是针对最大可接受时钟频率的、因此对于大多数应用来说、该规格有点严格。 根据我们之前的经验、上升/下降沿应快于时钟周期的10%。 您需要高度注意的另一个重要事项是时钟信号完整性。 确保时钟迹线不会过长、阻抗匹配良好。 时钟边沿上的任何毛刺脉冲都可能导致性能问题。
    此致、
    郑少文