• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 152 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1794A：PCM1794A 输出时序是否确定？

admin
Guru**** 2393725 points
Other Parts Discussed in Thread: PCM1794A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/746370/pcm1794a-is-pcm1794a-output-timing-deterministic

器件型号：PCM1794A

需要 PCM1794A 时序图/规格来描述从最后一个输入数据位时钟到模拟输出延迟的准确时序。 它是确定性的吗？

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Neal、您好！

    遗憾的是、我们没有为该器件表征该参数。 就确定性而言、我不确定。 我假设您仍在使用外部滤波器模式下的器件、因此我怀疑它将在 SCLK 周期的下一个(或某个增量)保持恒定。

    Paul
  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    请记住、模拟输出由调制器时钟 SCK 计时、即12.288MHz、24.576MHz 等等、因此模拟输出将从中更改一些小的时钟输出。

    此外、还会通过滤波器向您告知群延迟、该延迟是采样率的函数。 该延迟是固定的。

    这里唯一的变量是当移入的数据被压入数字滤波器时。 如果您已经使 BCK、LRCK 和数据位与 SCK 同步、那么该时间应该得到保证。

    因此、我要说、是的、整个系统的传播延迟是确定性的。