• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 172 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC24K：TLV320AIC24KIPFBG4 I2C 接口

admin
Guru**** 2455560 points
Other Parts Discussed in Thread: TLV320AIC23B

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/744968/tlv320aic24k-tlv320aic24kipfbg4-i2c-interface

器件型号：TLV320AIC24K

你(们)好。

关于 TLV320AIC24KIPFBG4、我们有关于 I2C 接口的两个问题。

  1. 在数据表中、SDA 和 SCL 信号的上升时间(tr)被指定为最大300ns 由于我们只在100KHz 的 SCL 时钟频率下运行、那么该限制是否可以增加到1000ns？ 请注意、我建议1000ns 的原因是许多其他 I2C 器件允许这种情况下的时钟频率较低–例如、请参阅 TCA9539RTWR 和 TCA9555RTWR 的数据表。

  2. SCL 和 SDA I2C 输入上是否存在尖峰/毛刺滤波/抑制？ 请注意，已观察到许多其它 IC 在这些输入上具有50ns 峰值抑制，该参数通常称为“tsp”。 即使 TLV320AIC23B (同一系列中的类似器件)也能实现。 此外、TCA9539RTWR 和 TCA9555RTWR 还具有尖峰抑制功能。

期待您的回复。

此致、

Matthew

  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Matthew、

    RE1：最大上升时间通常与最大 SCL 频率相关。 SCL 频率越低、最长上升时间可能会增加。 对于100kHz 时钟、1000 nsec 似乎是可以接受的。

    RE2. 我需要对此进行研究。 AIC23B 由不同的团队在不同的过程中设计、因此很难并行绘制。 我将与其中一位设计人员进行联系、并与您联系。 由于器件的老化、可能需要几天时间。

    此致、
    -Steve Wilson
  • 0
    TI__Guru**** 2455560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Matthew、

    我与 AIC24k 的一位设计人员交谈、他说该器件确实具有50nsec 毛刺滤波器/尖峰抑制功能。

    此致、
    -Steve Wilson