请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：PCM4204 我正在使用 PCM4204设计采集系统。 我将从 FPGA 以从模式运行4204。 FPGA 将输入 SCKI 时钟并从中获取 BCK 和 LRCLK。 我将使用四速率左对齐 PCM 格式。
我的问题是、当有样片时、FPGA kno 如何计时？
由于 FPGA 正在创建 BCK 和 LRCLK、如果它将 LRCLK 置为高电平并开始从 SDOUT1/2引脚计时数据、它如何才能获得完整的24位采样？
请告诉我该芯片的工作原理： ADC 器件提供4个24位样本。 它必须将其传输到串行输出寄存器。 然后、外部硬件(FPGA)必须时钟输出64位才能读取4个值、然后才能准备好下一组样本。 在移出操作期间、哪些因素会阻止4204的指示器加载串行寄存器？ 此外、如果 FPGA 时钟不输出、4个样本会发生什么情况？ 或将数据计时太慢？
谢谢、
ED
