[参考译文] TLV320AIC3106：音频时钟生成 PLL 参数帮助

您好 Stephen、

请记住、在第22页上、编解码器时钟= 2048* FS (ref)。 fs (ref)为44.1kHz 或48kHz

现在、如果您使用24.576Mhz、您甚至不需要 PLL、您可以使用 CLK_DIV 路径。

您可以将 Q 值设置为4、然后生成的 Fsref 将为48、000。 然后将寄存器3设置为0xAA、使 FS = FSIR/6

您是否要将 AIC3106设置为 I2S 主设备？ 除非您确定 MCLK 已与处理器的音频数据同步、否则这可能是最佳选择。 如果 MCLK 和 I2S 时钟彼此漂移、则可以在 ADC 和 DAC 内部重复跳过采样、从而降低性能。

有关这方面的更多详细信息、请参阅应用报告。 www.ti.com/.../slaa469.pdf

此致、
-Steve Wilson

感谢 Steve Wilson 的回复。 这应该可以解决我的问题。