请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC3107 主题中讨论的其他器件：TLV320AIC3007、 TLV320DAC3100
您好！
在我们的项目中，TLV320AIC3007用于从模式，DSP 的 I2S 输出端口特性不能满足4ns 的 TF 和 tr 最大要求。
参考 E2E 上的 TLV320DAC3100 tr、TF 讨论、我们能否放宽取决于 I2S 时钟频率的 tr、TF 要求？
TLV320AIC3007 tr、TF 规格也是最大值4ns、它是25MHz MCLK 最大频率的10%。
这次、我们使用 LRCK=44.1kHz、BCLK=64fs=2.8224MHz、MCLK=256fs=11.2896MHz。
如果反映时钟频率的10%规则、则 tr 和 TF 要求将为 LRCK 2267ns、BCLK 35.4ns 和 MCLK 8.9ns。 这是正确的理解吗？
此致、
Mochizuki
