[参考译文] TLV320AIC3120：MCLK 计算公式

admin

Guru**** 2386440 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TLV320AIC3120

尊敬的 TI 成员：

MCLK 应由外部12.288MHz 时钟源供电、以实现48kHz 采样率。 12.288MHz 除以256、得到48kHz

为什么选择256来生成48kHz 采样频率？是否有任何特殊原因？

此致、

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

在音频中、根据常用的采样率、有标准(公共音频可能更好)音频频率。 MCLK 频率是数字音频配置方式的函数；函数为：通道数[2：8]*字长[16：32]*采样频率

例如、2通道* 32位 WL* 48kHz FS = 3.072MHz。您的 BCLK/MCLK 必须>=3.072MHz、这是一个64的 MCLK/FS 比(这是最小值)、您还可以提供128*FS (6.144Mhz)、256*FS (12.288Mhz) MCLK。

您提供的 MCLK 是标准音频采样率(fs=16kHz、32kHz、44.1kHz、48kHz、96kHz、等)、这是大多数音频 IC 产品说明书所参考的内容。但是、只要您提供必要的时钟来支持、用户 FS 就可以是任何频率。

当输入 MCLK 或其他源时钟不是音频处理时钟的整数倍时、则需要使用板载 PLL。

支持的时钟频率因器件和 PLL 是否可用而异、更多信息可在以下链接中阅读。当 ASI 时钟配置因器件而异时、您通常可以在 TI.com 的产品页面上找到相关链接

音频（参考译文帖）(Read Only)