您好！
我们将使用 SPI 主器件配置 DAC。 SPI 配置如下：
使用 SPI mode0 (CPOL=0、CPOH=0)
SPI 速度1Mbps
3.数据发送宽度16位
4.数据模式 LSB 优先
我们将按如下设置配置寄存器20。
下面是在我们的末尾跟踪的 SPI 数据 请验证数据是否以正确的格式传输到 DAC。
此外、使用逻辑分析仪检查输入波形 BCK、DATA、LRCK 和 SCK。 我们已经从 PLL 中给出了33MHz 的 SCK。 采样率为44.1kHz、是768fs 的倍数。
请验证左通道和右通道的输出波形。 我们在右侧通道上得到噪声、在左侧通道上得到噪声加音频。
此致、
Mohit
您好 、能否提供以下信息：
1 - 其他 CLKS ( 例如 BCK、SCLK)的确切时钟频率。 您认为采样频率为44.1kHz
2 -寄存器20的十六进制读数是多少？
3 -您在前面提到了 LSB 优先的数据模式。 下面是正确的 I2S 格式。 请确保正确遵循格式。
4 -您的 LRCLK 中有哪些额外的毛刺脉冲？ 我在 bck 和数据上看到类似的伪影。
5-您可以将设备设置为 HW 模式并观察行为，以消除 寄存器中数据出现问题的可能性
我怀疑您的设置不正确。 请验证您的 CLKS、数据格式 ，并且您的设置通常符合预期。
此致、
Arash
您好 Arash、
[引用 userid="51500" URL"~/support/audio-group/audio/f/audio-forum/1183791/pcm1753-q1-spi-configuration-of-dac-and-input-output-waveform/4459299 #4459299"]1- 其他 CLKS ( 如 bck、SCLK)的确切时钟频率。 您的采样频率为44.1kHz[/引述]BCK 为3.08MHz、SCK 为33.8688MHz
[引用 userid="51500" URL"~/support/audio-group/audio/f/audio-forum/1183791/pcm1753-q1-spi-configuration-of-dac-and-input-output-waveform/4459299 #4459299"]2-寄存器20的十六进制读数是多少？没有使用 SPI 读取寄存器内容的规定、如果有、我们如何进行此操作？ 因为 DAC 上没有 MISO 引脚。
[引用 userid="51500" URL"~/support/audio-group/audio/f/audio-forum/1183791/pcm1753-q1-spi-configuration-of-dac-and-input-output-waveform/4459299 #4459299"]3-您在前面提到了 LSB 的数据模式。 下面是正确的 I2S 格式。 请确保正确遵循格式。无法打开附加的图像、请重新发送。 LSB 优先与 SPI 主器件数据发送格式相关。 LSB 优先 和 I2S 格式之间没有共存关系。
[引用 userid="51500" URL"~/support/audio-group/audio/f/audio-forum/1183791/pcm1753-q1-spi-configuration-of-dac-and-input-output-waveform/4459299 #4459299"]4-您的 LRCLK 中还有哪些额外的干扰？ 我在 bck 和数据上看到类似的伪影。 [/报价]我可以在输入数据中看到这些毛刺脉冲。 让我为您清除设计、HDMI 数据传输到串行器 DS90UB949-Q1、从串行器的 I2S 引脚传输到 DAC、下图随附。
下面的一些波形没有逻辑分析仪。
如何将器件设置为硬件模式？ 不过、我们使用的是可通过软件配置的 PCM1753。 如何重置设备连接设计中的默认设置？
PCM1754由硬件控制。
如果您需要有关设计、数据或波形的任何信息、请告诉我。
此致、
Mohit
您好 Arash、
已验证串行器是否向 DAC 发送了错误的输出。 在波形中可以看到、当我们从 HDMI 提供16位和24位数据时、串行器始终发送32位数据时钟(2.822MHz)。
请在串行器器件 DS90UB949-Q1上为我们提供支持吗？
谢谢、此致、
Mohit
您好 Arash、
我们不确定 DS-949器件是否是导致此问题的主要原因。 但是、我们正在寻找这个东西。
同时、您能否告诉我如何使用 SPI 或 I2C 对 DAC 进行编程？ 因为、每当我使用 SPI 主器件时、当 SPI 时钟首次进入 DAC 的 CLK 引脚时、输出就会消失。 您能告诉我这背后的原因吗？ 不过、DAC 编程操作不应与 DAC 的 I2S 输入数据同步、因此为什么在编程期间 DAC 输出会消失？
在使用 DAC 进行软件操作时、我是否必须遵循某些特定的时序？ 
上述捕获 来自 DAC 数据表、因此默认情况下、DAC 设置为44.1kHz、因此我将以100kbps 的速率向 DAC 发送数据以匹配时序。 我是对的吗？
请与我分享如何对 DAC 进行编程、我是否可以读取 DAC 寄存器？
因为、如果我要使用 I2C 主器件、I2C 主器件将等待来自 DAC 的 ACK、但根据我的了解、DAC 不会使用 ACK 进行响应、这就是将 SPI 方法与 DAC 一起使用的原因。 请告诉我、我的想法是正确的。
谢谢、
Vivek Karna
您好 Arash、
根据 DAC 数据表、它支持32位左右的2个通道(总共64位)、数据为24位左对齐。 由于采样率为44.1kHz (64x44.1)、将导致 I2S (bck) 2.84MHz。
我们尝试了 DAC 5.6448、 8.4672、 11.2896MHz 的 SCK 引脚的不同时钟输入。
根据采样(44.1kHz)、字大小(2x32=64)和24位左对齐方式、它看起来 DAC 的 I2S 输入符合要求、但 DAC 输出音频失真或不清零。
您能否为我们分享/确认默认格式为24位左对齐还是其他右对齐/I2S？
此致、
Mohit
您好、Mohit、
在音频中、我们通常使用音频精度(AP)来生成 CLKS、信号、分析等。 它可能是最常用的工具之一(如果不是最常用的工具)。
AP 有多个窗口：用于生成数字信号、模拟信号、分析接收数字或模拟信号、FFT 等。 我仅显示 AP GUI 中的 CLK 发生器窗口。
在这里、我可以为每个通道选择通道数、帧时钟、(LRCLK)和位数、以及。 。 在该 GUI 中更改任何内容后，我可以看到由于我的更改而导致的 clk，因此我可以使用示波 器验证我是否看到我所期望的内容，例如，我的位 clk 是3.072MHz，我可以使用示波器验证它。
AP 根据 上述设置生成的波形 如下：
此致、
Arash
