This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPA3111D1:GAIN0、GAIN1和 SD 输入的 TTL 电平

Guru**** 2478825 points
Other Parts Discussed in Thread: TPA3111D1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1192552/tpa3111d1-ttl-levels-of-gain0-gain1-and-sd-inputs

器件型号:TPA3111D1

您好!

在我们的设计中、我们应将 GAIN0、GAIN1和 SD TPA31D11输入连接到 FPGA。

我们不确定是否可以使用 LVTTL 电平(0V 用于低电平、3V3用于高电平、直接连接在 FGPA 和 TPA3111D1之间)处理这些信号、或者我们是否需要通过上拉电阻器将这些输入置于12V、 晶体管控制的评估板原理图中连接的电阻器。

提前感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您可以参阅 数据表中的6.3建议运行条件。

    是的、控制引脚可由 LVTTL 电平处理。

    此致、

    Derek