• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 706 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1821EVM：音频论坛

admin
Guru**** 2323190 points
Other Parts Discussed in Thread: PCM1821EVM, PCM1821
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1193028/pcm1821evm-audio-forum

器件型号：PCM1821EVM
主题中讨论的其他器件： PCM1821

我无法从 PCM1821EVM 的 SDOUT 引脚获取任何输出。  我已根据图4-2为板载麦克风插入跳线。  我有 J5跳线为 IOVDD 选择3.3V、J4为 MPWR 选择 AVDD。 插入了 J9和 J10、将3.3V 电压传递到 AVDD 和 IOVDD、对于从模式、我将配置跳线全部设置为0 (J12、J17、J18和 J20)。  我相信我的 BCLK 和 FSYNC 信号都很好、如所附的波形捕获中所示。  但是、我从未在 SDOUT 上看到任何非零数据。  在附加的波形中、我将在 FSYNC、BCLK 和 SDOUT 的绿色测试点处进行探测。  我已经确认 IN1P 和 IN1M 上至少有一些信号、因此我不认为无法获取非零 SDOUT 数据是由于缺少信号。  有什么建议？  提前感谢。

  • 0
    TI__Guru**** 2323190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Chris、  

    感谢您将此事提请我们注意。 这些将在接下来的24-48个工作小时内进行研究。  

    此致、  

    其他  

  • 0
    TI__Guru**** 2323190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    事实证明、每个 FSYNC 的 BCLK 数量不足。  上面显示了每个 FSYNC 相位的16个 BCLK。  PCM1821希望每个 FSYNC 相位至少需要32个 BCLK、或至少需要64x FSYNC 频率。

  • 0
    TI__Guru**** 2323190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Chris、

    建议按照表8-3和表8-4来确定应用所需的 BCLK 和 FSYNC 比率。  

    此致、

    其他

  • 0
    TI__Guru**** 2323190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我查看了这些表、但它们显示的值低于每个 FSYNC 相位32个 BCLK、这可能适用于 PCM 模式、但对于 I2S 模式似乎无效。  是这样吗？

  • 0
    TI__Guru**** 2323190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     音频串行接口选项为 TDM 或 I2S 模式。  

    留出12-24小时的时间、了解如何让 SDOUT 在您的端部正常工作  

  • 0
    TI__Guru**** 2323190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Chris、

    我使用  您的配置为我一侧的 PCM1821供电、它工作正常。 如果您按照用户指南中的板载麦克风图并将分流器连接到 J9、J10、J5 (选择3.3V)、J20、J13、J17和 J18上的低电平、则 SDOUT 中应存在读数。 此外、校正 J12不会变为低电平、它应该与一个分流器连接以实现到 ADC 的麦克风输出。

    附加的是帧时钟和位时钟配置以及 SDOUT 读数。

    希望这对您有所帮助。  

    此致、

    其他

  • 0
    TI__Guru**** 2323190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我的原始描述中有印刷错误。  我指示我已将 J12配置跳线设置为0、但它应该已写入 J13 (MsZ)并配置为0。  我确实插入了 J12、以将麦克风输入引入 PCM1821。

    看起来您的 BCLK 速率是帧时钟的64倍。  我的示波器图显示了每个 FSYNC 电平的16个 BCLK。  我认为这对 I2S 模式无效。  这是不正确的吗？

    我不认为从机模式使用 MCLK、但上面的配置似乎使用 MCLK。  我缺少什么吗？

  • 0
    TI__Guru**** 2323190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    ADC 的 SDOUT 信号在每通道32BCLK 下运行。 如果 ADC 处于从机模式、主机模式下的外部器件将提供 MCLK。  

    我的配置显示了外部器件的 MCLK。 这里是示波器读数。 FCLK、BCLK 和 SDOUT。

    希望这对您有所帮助。