This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320DAC3100:I2C 接口时序

Guru**** 2478765 points
Other Parts Discussed in Thread: TLV320DAC3100

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1200103/tlv320dac3100-i2c-interface-timing

器件型号:TLV320DAC3100

大家好、

您能帮助解决我的客户提出的问题吗?

它们使用 TLV320DAC3100IRHBR。 他们希望对 I2C 总线进行时序分析。 但不是很清楚 他们应该使用"标准模式"或"快速模式"的列。 (它们 在寄存器映射中找不到配置寄存器、并且这两种模式都以0Hz 的形式指定- 数据表中的表4.11)

它们 使用的时钟频率约为86kHz。

 也不是很清楚 如何解释 t_HD;DAT 和 t_SU;DAT。 从 I2C 主设备指定所需的时序(TLV320DAC3100如何对 I2C 总线进行采样)? 还是定义 了 TLV320DAC3100在驱动 SDA 时的行为?

您能否解释一下在哪个点对 SDA 进行采样? 它是在 SCL 的上升沿还是在其他点?  

谢谢你。

此致、

Aida

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Aida、

    I2C 标准模式支持高达100kHz 的频率、快速模式支持高达400kHz 的频率。 因此、它们的系统将处于标准模式。

    SDA 在 SCL 的上升沿被采样、此外、SDA 只有在 SCL 为低电平时才会转换、除非它是一个启动或停止条件。 您提到的两次实际上与此相关:

    • THD;DAT 是在 SCL 被视为低电平之后以及在 SDA 被操作之前必须发生的时间、它可以由主机或 DAC3100控制。
    • Tsu ;DAT 基本上相反、它是 SDA 完成操作(状态更改)之后以及 SCL 从低电平转换为高电平之前必须发生的时间

    此致、
    -Ivan Salazar
    应用工程师