[参考译文] PCM1794A：THD+N 和 SNR 改进

您好 Cherry：

数据表仅指定了标称值,没有我可以参考的下限。  请 注意、这些数字是使用 A 加权滤波器和获得的 4.5V 有效值 。

对于 THD+N：20Hz HPF、20kHz Apogee LPF 。

对于 信噪比：20Hz HPF、20kHz AES17 LPF、A 加权

您能否确认这些是测量的条件，或使用这些条件 (滤波器和均方根值)进行测量？

还要在 DAC 本身的输出端或在滤波放大器之后测量这些数字、因为它们会引入更多的信号失真或降级？

此致、

Arash  

尊敬的 Arash：

感谢您的支持。

chenzhenhui chen 说：

数据表仅指定了标称值，没有我可以参考的下限。  请 注意、这些数字是使用 A 加权滤波器和获得的 4.5V 有效值 .[/报价]

数据表中具有2.0Vrms 输出、因此客户也可以输出2.0Vrms。

chenzhenhui chen 说：

您能否确认这些是您的测量条件，或使用这些条件 (筛选条件和有效值)对其进行测量？

THD+N 和 SNR 测量均在20Hz HPF、20kHz Apogee LPF、A 加权条件下进行。

chenzhenhui chen 说：

您是在 DAC 自身的输出端还是在滤波放大器之后测量这些数字，这些放大器可能会引入更多的信号失真或降级吗？

客户在 I/V 运算放大器的输出上有一个差分信号、在620R 接地的情况下进行测量、这与直接 LPF 之后的 RCA 输出的值相似。

另外、如何在 DAC 本身的输出中测量这些数字？

谢谢。此致、

樱桃

[/quote]

"我明白了。" 感谢确认 AP 的滤波器和 BW 的数据表条件。 放大器。

一般而言 ,为了测量部件的特性,我们从部件上断开附加电路,因为降级和额外谐波可以在 我们 测量的路径中拾取。 如果他们能够测量 I/V 电路输出的性能,并发现滤波器电路性能下降 ,我们可能会得到一些数据点。

查看所获得的数字  ,例如在96k 它是100dB 和数据表的标称值是 101.9dB ,而对于192K 它是90.45dB vs 96.45 ,我怀疑布局 和布线正在挑选额外的谐波。  例如,他们还能检查并发现 VoutP 和 VoutN 的路径是对称的吗?

此致、

Arash

尊敬的 Arash：

a： 当客户测量 I/V 输出时、LPF 断开连接、数据与 LPF 后的测量值相同。

B. 布局受到薄膜电容等因素的限制、并已尽可能实现对称性。 如果可能、请帮助再次检查是否有任何问题。

c. 测量多个 PCB 会发现 THD 的性能特别不同。 例如，PCB1--THD+N 完全符合规范。 PCBA 2--THD+N 与规格相差5~10dB。 (20个电路板已经过验证、表现出非常不同的性能、但 SNR 性能是一致的、所有为121dB)  

谢谢。此致、

樱桃

您好、Cherry：

看一下布局,似乎它是对称的足够.  但从 FFT 图中我们可以看到  偶次和奇次谐波、 接下来我将看一下时钟线及其抖动。 我还看到过一些情况、诸如0402的小型陶瓷电容器造成了一些退化、使用更大的 物理尺寸来提高性能。

 在这种情况下、时钟边沿和抖动是什么样的？ CN 你改进他们,看到效果?

此致、

Arash

尊敬的 Arash：

chenzhenhui chen 说：

此外，我还看到像0402这样的小型陶瓷电容器产生了一些降级，并且使用更大的 物理尺寸提高了性能。

客户已尝试替换采用大型封装的0402电容器、但没有此类改进。

该客户也尝试过将 AP 输出 I2S 直接连接到 PCM1794A、但结果是相同的。  

请参见下图、该图是输入采样率为96kHz 时的主时钟：  

谢谢。此致、

樱桃

Cherry、您好    。这些器件在 ATE 下进行了测试并且性能已经过验证、因此要么是布局导致了问题、要么是时钟抖动或电源线是否清洁。 我认为输入信号/文件已经 过验证(例如、它没有削波或没有  其自身的谐波)。

他们尝试了2.2Vrms、是否为了获得更多数据点而检查了任何其他电压？

正如我提到过的、 有时电容器的物理尺寸甚至安装电容器的极性错误(如果此处适用)可能会影响电路板上的性能

建议将设计和布局与用户指南中的参考设计进行比较、确保没有重大差异。  

此致、

Arash