我们已经将此器件设计到产品中并将其制造出来、现在才注意到数据表中很少提到80kHz 带宽限制。 我们的应用需要接近100kHz 的音频带宽(2个通道)。 是否有办法欺骗该器件超过80kHz 带宽限制? 如果没有、是否有任何类似的可实现100kHz 的音频 ADC? 我之所以说"音频 ADC"、是因为我们需要一个极低功耗的滤波和下采样解决方案。 提供这种级别下采样和滤波的任何 ADC 或 ADC/FPGA 组合都需要10倍的功耗。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我们已经将此器件设计到产品中并将其制造出来、现在才注意到数据表中很少提到80kHz 带宽限制。 我们的应用需要接近100kHz 的音频带宽(2个通道)。 是否有办法欺骗该器件超过80kHz 带宽限制? 如果没有、是否有任何类似的可实现100kHz 的音频 ADC? 我之所以说"音频 ADC"、是因为我们需要一个极低功耗的滤波和下采样解决方案。 提供这种级别下采样和滤波的任何 ADC 或 ADC/FPGA 组合都需要10倍的功耗。
我不确定我是否能在这里为您提供一个好的答案。
数据表中的状态如下。
该器件支持高达80kHz 的输入信号带宽、这允许使用176.4kHz (或更高)采样率记录高频非音频信号
限制可能发生在模拟前端。 在这种情况下、ADC 的输入可能会由于输入增益电路的限制而滚降。
也许可以在 ADC 的输入端使用预加重 RC 电路在较高频率下产生升压、以抵消输入级的滚降。
可以使用高于200kHz 的采样率。
我将检查输入电路中是否存在限制、然后告诉您。