[参考译文] TLV320AIC3120：进行此设置是否正确？ (使用 MCLK = 12.288MHz、ADC/DAC = 12kHz)

尊敬的兵 津：  

很抱歉、您对此感到困惑。  

是。 编解码器始终作为从器件工作。 I2S 的主机是 FPGA。

如果正确，则编解码器是 FPGA (I2S)总线的从器件，时钟树  可以一起忽略。  [/报价]

很抱歉这里有误导性的行 编解码器时钟树的 PLL 部分(图7-33)可被忽略/旁路、这是因为当器件处于主控模式时、它被用来生成 I2S 时钟。

在受控模式下、仍需要时钟树的其余部分为 ADC 和 DAC 运行生成内部时钟。  

1) 2.8 MHz < AOSR×ADC_FS < 6.2 MHz =>可以忽略它吗？

是的、您可以忽略此条件。 但是、您必须使用128或64的 AOSR。  

"TLV320AIC3120 是其他 TLV320AIC31xx 器件的变体。 AIC3120仅限于简单的音频处理模块、而其他模块(如 TLV320AIC3111)则具有完全可编程的 Mini-DSP。

由于型号仅使用处理块、器件限制为支持特定 AOSR 值的3个抽取滤波器。 滤波器 A 支持最高的 AOSR 速率、即128。 对于 TLV320AIC3,120,128是受支持的最高 AOSR。"  

(来自 TLV320AIC3100：AOSR 设置-音频论坛)

2) 2) MADC×AOSR / 32≥RC =>必须满足？

是的、仍然必须满足该条件。

不过、  使用 PRB 块 ，要满足 Resource 类，要满足 mAdc (MDAC) x AOSR (DOSR)/32 > RC，

MCLK=12.288Mhz

MADC/MDAC = 8

AOSR/DOSR = 128

在该配置下、它可以正常工作吗？

[/报价]

是的、我这个配置应该可以正常工作。

如果需要进一步澄清、敬请告知。  

此致！
安德鲁

[/quote]

你好，柏津，

这些编解码器可能会很快变得非常复杂。 感谢您坚持学习本主题并提出很好的问题。 上述总结 是正确的。  

如果使用 PRB_R6、则必须使用 AOSR 128或64。 你说这吗？ 对吗？

• 是的、这是正确的。

您是说存在256个用于不同的目的(可编程 DSP)吗？

• 是的、AOSR 的全范围(1-256)可用于 miniDSP。
• 使用 处理块(如 PRB_6)时、禁用 miniDSP。  

AIC3120为信号处理提供两条路径、miniDSP 或处理块。

1. 处理块
   1. 处理块提供一 组使用固定 AOSR 的预定义特性。
   2. 您从共享的表 可在此处用作参考。  
2. miniDSP
   1. miniDSP 引擎提供了更加灵活的 AOSR 编程。  
   2. 基本上、POST 的前面部分的所有公式都是为了确保所选 AOSR 适用于 miniDSP。 如果使用处理块、则请遵循表中列出的 AOSR 和速率。    在未使用 miniDSP 时、TLV320AIC3100是一款很好的参考器件。  
   3. 您从共享的表  可在此处用作参考。  

您会注意到、许多 AIC31xx 数据表的部分和表格都相同或略有不同、因为该系列中的每个器件都基于相同的技术。  

下面的帖子是否正确？

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1118314/tlv320aic3120-register-of-pga-setting-page1-register47?tisearch=e2e-sitesearch&keymatch=TLV320AIC3120%252525252520register#

我想、数据表中有一些拼写错误。

[/报价]

是的、如果正确、请参阅此帖子。  不过、这很令人困惑。 我认为这种情况不是一个拼写错误。 由于中的表  < TLV320AIC3120数据表>  miniDSP 仍然正确。

这是否有助于澄清问题？  

此致！
安德鲁