[参考译文] PCM1840：PLL 功能

您好、 望月行：

感谢 您的问题、 我想澄清您的问题：

• 您有 一个 37ns bck 脉冲的器件、希望将其与具有18ns bck 脉冲的 pcm1840配合使用、对吗？
• 您想要找到一种使两个 BCKS 同步的方法、进行校正吗？

此致、

Ore.                 

您好！

A bck 为48kHz x32BCK=1.536MHz、 Tbck=651ns。

然而,正如我附加的捕捉图像,大约每1秒614ns 周期 bck 出现一次。 该 BCK 周期比1.536MHz 短37ns。

通过这个单周期 BCK 频移、PCM1840 PLL 似乎无法生成锁定状态。 这是由 BT 模块 BCK 行为导致的、但我们希望通过使用该 BCK 输出来运行 ADC。

PCM1821 PLL 可以在这种情况下工作？  

此致、

望月市

明白了、

• 因此、BT 模块的 bck 在最后一个周期为614ns、您要将其与 pcm1840配合使用？ 如您所知、pcm1840时钟需要与外部时钟线同步才能正常运行  
• 我需要确认 pcm1840和 pcm1821是否共享相同的 PLL、从而在一周结束时确定其运行状态。

对于 pcm1840、我建议配置 bck 线路和数据线路以查看是否可以实现更好的同步。 I2S 数据会被锁存在 bck 的下降沿、您可以让器件将数据锁存到不同的位时钟沿：                                                                                                   

 并将此脚注考虑在内：                                             

此致、  

Ore.

您好、

感谢您的建议。

为方便您参考、我们还使用 BT 模块的这个奇怪 BCK 输入验证了 DAC 侧 PLL 的功能。

PCM5102A 内部 PLL 在没有任何噪声音频输出的情况下工作良好、它是大规模生产插座的候选器件。

但是、TLV320DAC3203音频输出电平每1s 变化一次、这与较短的时钟周期同步。   

这种情况可能是 I2S 数据锁存器发生故障。

然后这次 PCM1840 PLL 根本不起作用、在使用从模式 ADC 功能的情况下、我预计即使 I2S BCK 时序不合适、SDOUT 也不应处于高阻态。    

我们正在等待您的 PCM1821的信息。

此致、

望月市

嗨、Mochi、

我有更新：

• 我们不能在 e2e 平台上分享 PLL 信息。 请与我们分享您的申请的更多信息,以便我们考虑与您分享这些信息。 由于建议针对任何时钟功能进行同步、因此这种支持可能会得到进一步的支持。   

此致、

Ore.