[参考译文] TLV320AIC3100：模拟音频输出中只有方波

对于此反馈环路代码  

U8 pucRegData[]=｛
0、0、
1128、
108、1、
}；

我期望输入连接到输出,在输入中是一个1k 正弦波,在输出中我看到相同的方波。  

尊敬的 Maikon：

LOP 和 LOM 不是此部件的引脚名称。 您能解释一下您是测量 SPKx 输出还是 HPx 输出吗？

另外、我不理解您分享的代码段。 您是否在对 ADC 输入播放模拟正弦波、然后将其通过 DAC 环回？

谢谢！
J·麦克弗森

您好！

该部件是 TLV320AIC3104、我共享的代码是用于将输入 MIC1LP 连接到 LEFT_LOM 的最低寄存器设置。

很抱歉我的器件型号出错。

尊敬的 Maikon：

感谢您的澄清。 我在阅读您的代码时是否正确、  

U8 pucRegData[]=｛

[地址]、[数据]
0、0、
1128、
108、1、
}；

您的方波与输入频率是否相同？ 如果降低输入正弦波的振幅、方波是否会发生变化？

谢谢！
J·麦克弗森

你好杰夫,为你的答复,我会尝试检查它,但它意味着一个方波是预期的,甚至输入是一个正弦波,当旁路设置? (是的、这是地址和数据)。

尊敬的 Maikon：

一般而言、不会出现这种情况。 您能解释一下您指的是什么旁路吗？

谢谢！
J·麦克弗森

寄存器108可以将输入 LINE1XX 连接到输出 LEFT_或 RIGHT_。  

尊敬的 Maikon：

感谢您的澄清。 在像以前一样使用较低的信号电平进行测试时、我将最后检查一下、看看我是否可以重现效果或解决方法。

此致、
J·麦克弗森

那将会很棒！

为了了解使用 无源模拟信号旁路模式时的预期结果、我希望在 AIC3104的首次测试中将输入连接到输出

尊敬的 Maikon：

我制作了一个快速脚本、用于配置 IN1L 端子上的模拟旁路。 我在 EVM 上进行了检查、结果很好。 如果您能得到更好的结果、请告诉我。  

宽30 01 80
宽30 07 80
宽30 6C 02
宽30 6C 03

此致、
J·麦克弗森

非常好！ 现在我有一个基准。  

只是为了确认一下、您是否像 MCLK 一样为 TLV 提供任何时钟？ 这是什么? (我理解这是通过传递不会需要,只是为了确认。

在本例中、我将为 FS 使用48K、而 MCLK 为12.288 MHz。  

尊敬的 Maikon：

我回去了。" 我没有提供 MCLK、因为我在从模式下运行。 第10.3.3.1节注意到在没有 MCLK 的情况下、可以使用 BLCK。 256fs = 12.288MHz 是非常典型的。

此致、
J·麦克弗森

Tks JEFF、

我明白、对于此测试、我们不需要任何时钟、因为我们基本上是将输入连接到输出。 这`s 你不必提供 MCLK 或 BCLK、如果我错了、请帮我更正。 我在这里将本文用作参考、在该阶段没有提供时钟、并且我的 TLV 也处于从模式。  

尊敬的 Maikon：

我使用的 EVM 默认提供了 BCLK、但您认为没有必要这样做。

此致、
J·麦克弗森

再次感谢大家的帮助、我在做了一些探测之后设置了反馈回路或旁路模式。 现在我要尝试使用 I2S 接口、在从模式下使用 AIC3104、将48kps 作为 FS、还使用 CLKDIV_CLKIN、MCLK、Q=2、因为我的 MCLK 是 MCLK 的12.288 MHz。 此外、我的设计仅使用 MIC1LP 和 MIC1LM、LEFT_LOM 和 LEFT_LOP、这已通过验证。 我现在只关注传输/回放、  

我基于以下图表和数据表：

寄存器，值  

1、0x80、
3、1<<4、
7、1<<3、
8、1<<2、
15、33、
19、1<<2 | 1<<7、
37、1<<7、
41、1<<6、
43、0x0、
86、99、
101、1、

尊敬的 Maikon：

很高兴听到旁路正在工作。 对于您的 I2S 设置、我不确定这里的条件是什么？ 您是否遇到了使播放路径正常工作的问题？

谢谢！
J·麦克弗森

天呐，太棒了！  

我正在尝试将一些 I2S 数据从 FPGA 应用传输到 TLV 的输出。  

尊敬的 Maikon：

我懂了。 我现在不在办公室、因为这是美国假日、但当我回到实验室时、我可以提取一个示例脚本供您尝试启用播放路径。

此致、
J·麦克弗森

TKS 再说一次、在一些调试之后、我注意到了 MCLK 的一些问题、一旦我修复它并且它出现在接口中、我就开始通过 I2S 从 AIC3104进行响应。  

尊敬的 Maikon：

好消息。 您是否遇到任何其他未决问题？

此致、
J·麦克弗森

对于播放模式,就像我在本主题顶部发送给您的图片一样, 我只通过 I2S 将数据传输到 AIC3104 ,单端,并且只播放,这些是我设置的寄存器:

0、0、//选择第0页
1、1<<7、//软件复位
7、1<<3、//左 DAC 数据路径播放左声道输入数据
41、1<<6、//DAC_L3、但可能是 L1、用于设置至音量控制
37、1<<7、//DAC 仅给左侧加电
43、0、//左 DAC 未静音且无增益
86、9、//上电左侧线路输出，将增益设置为0dB
101、1、// CODEC_CLKIN 使用 CLKDIV_OUT

我的 MCLK 是12.288 MHz、在从模式下是 AIC3104、

您能确认这一点吗？

我不熟悉您使用的代码格式。 这是什么意思?

谢谢。
J·麦克弗森

1<<6是6位加1  

41、1<<6意味着寄存器41 第6位设为1

尊敬的 Maikon：

我看起来没问题、但如果您遇到任何问题、我还要从 EVM GUI 将回放附加到线路输出脚本。

W 30 07 8A
W 30 66 A0
宽30 25 C0
W 30 29 02
W 30 2B 00
宽30 52 80
宽30 5C 80
宽30 4B/80
W 30 4E 80
W 30 56 09
宽30 5D 09
宽30 4f 09

它更加全面一些、而且众所周知能够工作。

此致、
J·麦克弗森

Tks JEFF、

您可以测试此路径吗？

我正在使用这些寄存器

0、0、                     //选择第0页
1128、                 //软件复位
15, 127,                 //PGA 未静音
81,128、                //PGA_L 至 LEFT_LOP/M 和高增益
86, 153,                  // LEFT_LOP/M 取消静音、上电、输出电平控制= 0dB
101、1、                 // CODEC_CLKIN 使用 CLKDIV_OUT

对我来说、这是另一个顺位的结果、但 PGA 带来了一些增益、左侧

尊敬的 Maikon：

当我运行您的脚本时、它无法正常工作。 我认为您没有正确设置 PGA_L 至 LEFT_LOP。 128 = 0x7f、因此增益为最大增益、但 MSB 设置的连接为0。 我调整了您的脚本(见下文)并确保它能够正常工作。 由于削波不良、我将增益设置回默认值、但您应该能够在此处进行调整。

宽30 01 80
宽30 07 80
宽30 56 99
宽30 65 01
W 30 0F 00
W 30 10 00
宽30 13 40
宽30 15 40
宽30 51 80

此致、
J·麦克弗森

对于 PGA_L、我感到羞耻、但我测试了您的脚本并工作了！

谢谢！  然后、在 PGA 增益方面针对我的需求进行了校准。

你好 Jeff ,再次感谢你的帮助,

我再次注意到、使用这个模拟和旁路时、频率取决于

更高的频率具有比更低的增益、如此接近20k 它是高的、但1k 几乎没有任何增益、这也发生在您身上吗？  

我试图让人声范围信号获得增益、如1k、但到目前为止效果不佳。  

尊敬的 Maikon：

您能否共享您看到的频率相关性的 FFT？ 我认为我对这个问题不太了解。

此致、
J·麦克弗森

我有一些糟糕的图片、底部的蓝色信号显示了信号频率的变化、顶部的黄色输出显示了信号幅度变得越来越大。 您是否可以改变设置的频率并检查信号振幅是否有任何变化？

尊敬的 Maikon：

我设置了一条路径、通过 PGA 连接到线路输出、但没有看到您看到的频率变化。 我是否误解了这种设置？

宽30 01 80
宽30 07 80
W 30 18 F8
W 30 13 F8
宽30 16 F8
宽30 15 F8
W 30 13 C0
宽30 15 C0
宽30 56 98
宽30 5D 98
宽30 51 80
宽30 56 99

此致、
J·麦克弗森

再次感谢你的帮助,你理解的设置我可以看到你的图片,改变频率 不会改变增益,然而你从72Hz 到631Hz,对我在这个频率我几乎没有任何信号。 此外、随着频率的下降、我的信号仍然消失、即使使用您的配置寄存器也是如此。  

我注意到你的一些寄存器是重复的,像  w 30 13 F8然后 w 30 13 C0 ,和其他一些,有没有什么特别的原因?

尊敬的 Jeff、您可以尝试对 ADC 使用反馈环路吗？

尊敬的 Maikon：

我将能够在明天的某个时间测试您的第二套设备。

一些寄存器重复出现的原因是我使用 EVM GUI 创建了该脚本。 因此、虽然我尝试将其保持较短、但它未完全优化。 此外、我进行了全面扫描但没有看到频率下降、我只需放大该特定部分来演示效果。  

您是否仔细检查了信号源在到达编解码器之前没有被一些带宽衰减？

此致、
J·麦克弗森

好了、了解了 EVM GUI 和重复寄存器。  

是的,我已经试探了 MIC 的输入引脚,最初不消失在那里,但我会再次检查,这种效果已经发生了,即使是简单的输入到输出配置  

宽30 01 80
宽30 07 80
宽30 6C 02
宽30 6C 03

好的、

我将使用更简单的旁路脚本重试、看看效果是否会出现。 它在本质上似乎是高通量的。 输入引脚和源极之间没有滤波器？ 同样也会有同样的影响？

此致！
J·麦克弗森

     `s 输入中确实有电路、但我一直在改变频率的同时直接探测 MIC1LP、并且我看到了相同的振幅(这就是我不考虑电路问题的原因)。  

尊敬的 Maikon：

我现在明白你在说什么了。 我不确定该路径中到底是什么样的滤波会导致器件内部出现这种情况。 但是、我确实发现、如果您使用连接到线路输出的 PGA 旁路路径、则不会发生这种情况。

宽30 01 80
宽30 07 80
宽30 13 40
宽30 15 40
W 30 18 F8
W 30 13 C0
宽30 16 F8
宽30 15 C0
宽30 51 80
宽30 56 98
宽30 56 99

是否仍需要检查 ADC -> DAC 环回路径？ 您是否有可以检查的脚本？

此致、
J·麦克弗森

Jeff、您好、 我已经来尝试了：

寄存器、值
0、0、
1、0x80、
8、1<<6|1<<7、
86, 153,               具有9db 增益 D7-D4的//LEFT_LOP/M 输出电平控制稳压器
107、1<<3、             //SW-D1
101、1、     //CODEC_CLKIN 使用 CLKDIV_OUT
15、20、          //PGA D6-D0、0 | 15、//20的增益为10dB 31、增益为15dB
19、1<<6 | 1<2、  //D6-D3 1<<3 -1.5dB 1<6 -12dB 40 -9db 单端麦克风和-12db 增益 LEFT_ADC 开启
41、1<<6、  //DAC_L3
7、1<<3、  //左 DAC 数据路径播放左声道输入数据。
37、1<<7、//左 DAC 打开
43、0、//左 DAC 未静音

使用 ADC 和 DAC、我想知道是否可以将内部反馈环路与高通滤波器效应进行屏蔽。  

尊敬的 Maikon：

代码对我来说很好。 但如果您只关心避免高通效应以获得模拟旁路、我推荐上面附加的代码。 它使用 PGA、但跳过 ADC 和 DAC。 这样可以节省一些功耗。  

此致、
J·麦克弗森

TKS 再说一次、我虽然尝试过但仍然有相同的效果、但我将继续使用 I2S 接口、为了确认我的配置、我使用48kHz 的 FS (ref)、 和12.288MHz 的 MCLK 通过 MCLK 直接连接到 CODEC_CLK (即256*fs (ref))、因此我将 Q 保留为默认值2.

尊敬的 Maikon：

好的。 您打算在从模式还是主模式下运行此文件？

此致、
J·麦克弗森

现在我正在主模式下使用 TLV ,因为 WCLK n BLK 是输出的,但 MCLK 是由 AIC3104通过12.288 MHz 接收,我正在配置为使用 CLKVID_OUT 端(而不是 PLL )。  

明白了。 在这种情况下、您的设置看起来是合适的。 如果在设置主模式时遇到问题、您可以使用此计算器帮助设置 PLL 和分频器系数： https://www.ti.com/tool/download/SLAR163

此致、
J·麦克弗森

谢谢、我只使用了它。 因此、对于48kHz、我理解为使用 CLK_DIV 路径、让 CODEC_CLK = 256*fred 提供12.288 MHz、然后 Q = 2。  

对吧？

尊敬的 Maikon：

是的、这是正确的。

Jeff、我仍然认为我的信号会因低频而衰减、我想知道它是否与阻抗有关。

尊敬的 Maikon：

模拟旁路路径仍然是这样吗？ 源的阻抗可能会形成滤波器。 它是低阻抗输出吗？ 您是否有可与之进行比较的不同来源？