[参考译文] TLV320ADC3101-Q1：MATLAB 的采集波形不平滑

尊敬的 Kailyn：

我不完全理解您的问题、您是否想对 ADC3101-Q1的 SDOUT 进行故障排除、因为数字化正弦波不是平滑的曲线？

如果是、您能否提供什么系统时钟输入配置？ 您刚才提到您提供 MCLK 来生成低抖动的 ASI 时钟、如 BCLK 和 FSYNC。

此致、

数字化正弦波不是一个平滑的曲线。

系统时钟从 BCLK 生成主时钟，  如下图所示的寄存器配置：

使用此公式计算参数：FS=(PLLCLK_IN×K×R)/(NADC×mAdc×AOSR×P)

BCLK:32000*16*2=1024kHz,

P=1，R=8，K=10.0，NADC=5，mAdc=8，AOSR=64，μ A

FS=(1024 x 10 x8)/(5 x 8 x 64 x 1)=32k

 ADC 处理块为  PRB_R8。

尊敬的 Jiameng：

只是为了澄清一下、客户看到16kHz 采样时输出平滑、而 32kHz 采样时曲线失真？

备注：

• 采样从16kHz 到32kHz 的唯一变化是 PLL 系数吗？
• 如果可能、您能否提供实际的 SDOUT 波形和 SDOUT+N THD 响应？
• 如果绕过 miniDSP 双二阶滤波器、您是否看到输出发生了变化？
•  Vrms 的输入信号电平是多少？

此致、

只是为了澄清一下，客户看到16kHz 采样时输出平滑，而 32kHz 采样时曲线失真？--是的。

备注：

• 采样从16kHz 到32kHz 的唯一变化是 PLL 系数吗？

      -否,差约16kHz 和32kHz, 如下:

• 如果可能，您能提供实际的 SDOUT 波形和 SDOUT+N THD 响应吗？--请参阅附件。
• 如果绕过 miniDSP 双二阶滤波器、您是否看到输出发生了变化？  --您的意思是选择 具有0 双二阶的处理块? 我已经试过，，但没有任何改进。
•  Vrms 的输入信号电平是多少？ -输入信号是600mV vpp , Vrms 是106mV。
•  e2e.ti.com/.../32000_2D00_adc.txt

尊敬的 Jiameng：

您的寄存器配置和分频器看起来是正确的。 我有两个建议：

• 您提供了一个通用整数 BCLK 和 WCLK 输入、因此 PLL 不是必需的。 如果您绕过 PLL 和下面突出显示的输入、您在输出中看到了相同的响应吗？

• 不过、当进行 SDOUT 处理时(我假设 MATLAB)、可能会对 SDOUT 中的实际音频质量产生一些影响。 您是否可以使用不同的分析仪来监控此处的性能？

此致、