[参考译文] TLV320AIC3204：输入到输出串扰

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TLV320AIC3204

您好！

AIC3204通过以下测试条件指定输入通道间隔。

3dBFs 时1kHz 正弦波输入
单端配置
IN1_L 路由到左侧 ADC
IN1_R 路由到右侧 ADC、RIN = 20kΩ
AGC =关闭、AOSR = 128、
通道增益= 0dB、CM = 0.9V

由于 AIC3204可以将模拟输入直接路由到模拟输出、因此我们对输入与输出的分离感兴趣。

数据表未提及任何有关 IN1_x 和输出之间隔离的内容。

如果 IN1_x 与输出的隔离未知、那么我们也对 IN2_L 与 IN2_R 之间的隔离与 IN1_L 和 IN1_R 的规格相同(108dB)感兴趣、因为仅为 IN1_L 和 IN1_R 指定了输入通道的隔离。

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Marjin：

IN1_X 和输出之间的隔离不具有相同的规格方式、因为它没有任何意义。请更正我的错误、但同一路径中的输入和输出之间无法串扰的情况。如果已连接、则增益与连接路径指定的增益相同。如果未连接、则将其从路径中完全移除(理论上为-INF dB 串扰)。

至于 IN2_L 和 IN2_R、由于未测试测试测试条件、我无法提供官方编号、但 IN1_L 和 IN1_R 分离可用于近似估计 IN2_x 通道分离。

此致、
J·麦克弗森

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jeff：

感谢您的回答。我不认为我已经清楚了。我将尝试用一个示例来解释我自己。

我认为有两种途径：

1.输入和输出之间的模拟路径(红色)

2. AD 输入→数据接口连接到处理器→DA 输出(绿色)

如果使用了路径2而未使用路径1、则连接到数据接口的处理器将引入延迟、这一点毋庸置疑、红色路径将会由于输入和输出之间的隔离不够理想而引入失真。

如果没记错、模拟输入路径可以从0衰减到-72dB、然后可以直接路由到输出端。不能是输入和输出之间存在-INF dB 串扰、对吗？

我希望我已经清楚地解释了我的关切。如果没有,请不要犹豫,这样说。

此致、

马里恩

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Marjin：

感谢您的澄清。我想这张图误导了您。红色路径可以完全断开、以防止对页1寄存器12 D2中绿色路径的干扰。想象一个衰减器和求和点之间的切换。您看到的衰减器在页1寄存器22中进行了控制。因此、如果不需要信号混合、衰减器限制为-72dB、但可以通过不同的寄存器设置与求和点完全断开路径。

希望这会把事情澄清一点、
J·麦克弗森

音频（参考译文帖）(Read Only)