[参考译文] PCM3070：随机关断

admin

Other Parts Discussed in Thread: PCM3070

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1294016/pcm3070-random-shut-off

器件型号：PCM3070

我在 PCM3070音频编解码器方面遇到了一些问题。 I2C 命令在配置后能够正常工作并可以听到声音。但是、PCM3070的输出大约每60s 会关闭~1s、然后再次开启。此过程无限重复。本底噪声也很高、并会根据 PCM3070的 DAC 增益发生变化。当器件每~60s 随机关断时、仍可从 PCM3070听到本底噪声。我已经确认这不是输出级放大器(TDA7375AV)或源(BTM875-E、通过 I2S 的 CSR8675蓝牙模块)的问题。当无线源器件发出的声音停止播放且本底噪声停止时、CSR8675将进入静音状态(PCM3070 PLL 通过 CSR8675的 I2S 以及18.432MHz 时钟从 BCLK 获取其时钟)。当我断开 PCM3070与输出级放大器的连接时、本底噪声也会消失。我用于此应用的电源是额定电压为16.5V、4.5A 的开关笔记本电脑电源。我认为原理图中包含了所需的所有滤波电容器。请告诉我其他情况。附件是 PurePath 的.cfg 和原理图。谢谢。

编辑：

高本底噪声已被抑制。我在 R4、R5至 AGND 之间使用了2个470Ω。我还将 PCM3070输出降至每个输出的0dB、然后提高了 CSR8675的数字增益。所有这些都使本底噪声无法从正常的听音距离中听到。不过、每~60s 一次的关断仍会发生。

e2e.ti.com/.../6840.base_5F00_main_5F00_Rate48.cfg

5 个月前

0 admin 5 个月前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

看起来就像时钟停止；您可以监控 ASI 总线吗？

我认为当源声音停止时、主机会停止向编解码器提供时钟。

此致。

0 admin 5 个月前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

jie feng1 说：
显示器 ASI 总线

ASI 总线在哪里？您是指 BCLK I2S 引脚吗？

古斯

0 admin 5 个月前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

是、监控 WCLK、BCLK。

0 admin 5 个月前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

结果如下：

BCLK：

WCLK：

播放过程中发生关机时、这些时钟都不会停止。我还看了 CSR8675的 DOUT、它也没有停下来。

0 admin 5 个月前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

也许我的 PLL 配置不正确？我刚刚使用了 PurePath 的默认设置。我同时使用 miniDSP A 和 D、这需要给 ADC 上电。这种配置是否正确？ (从上面所附的"base_main_Rate48.cfg"开始行10247)：

#           # reg[ 0][ 5] = 0x91   ; P=1, R=1, J=8
w 30 05 91
#           # reg[ 0][ 6] = 0x08   ; P=1, R=1, J=8
> 08
#           # reg[ 0][ 7] = 0x00   ; D=0000 (MSB)
> 00
#           # reg[ 0][ 8] = 0x00   ; D=0000 (LSB)
> 00
#           # reg[ 0][ 4] = 0x07   ; PLL_clkin = BCLK, codec_clkin = PLL_CLK, PLL on
w 30 04 07
#           # reg[ 0][ 12] = 0x88   ; MDAC = 8, divider powered on
w 30 0c 88
#           # reg[ 0][ 13] = 0x00   ; DOSR = 128 (MSB)
> 00
#           # reg[ 0][ 14] = 0x80   ; DOSR = 128 (LSB)
> 80
#           # reg[ 0][ 11] = 0x82   ; NDAC = 2, divider powered on
w 30 0b 82
#           # reg[ 0][ 81] = 0xc0   ; Power up LADC/RADC
w 30 51 c0
#           # reg[ 0][ 82] = 0x00   ; Unmute LADC/RADC
> 00

0 admin 5 个月前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

那么、时钟不会在发生这种情况时停止和恢复？

您的 PLL 设置不正确18.432MHz、因为 BCLK=PLL 和 FS=48kHz。这应该是此 PLL 计算器中所示的分频器。

您可以从以下产品文件夹下载该计算器。

TLV320AIC3254-Q1数据表、产品信息和支持| TI.com

此致。

0 admin 5 个月前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我已经尝试了所有的方法。我固定了 PLL、用新的完全交换了芯片、甚至为了进行健全性检查而交换了 CSR8675。我终于发现它是 PurePath Studio 中被窃听的滤波器之一。一旦我删除了所有处理块并且只是将流传递到 DAC、一切都运行得很好。我将尝试生成新的 PurePath DSP 配置。感谢你的帮助。

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] PCM3070：随机关断