[参考译文] PCM5102EVM-U：DAC 无输出

尊敬的 Mohit：

从我在电子邮件通信中看到的信息，您已确认 DAC 引脚上的所有信号都存在并且正确无误。

您是否尝试过将 SCK 与 BCK 和 LRCLK 一起应用、发现结果仍然相同？  

一旦该测试完成、您就可以将 SCK 接地、以便 PLL 可以启动。 在数据表中 、您可以看到："器件启动时需要一个外部 SCK 输入、但如果 BCK 和 LRCK 正确启动、而 SCK 在16个连续 LRCK 周期保持接地电平、则内部 PLL 启动、自动生成内部
来自 BCK 基准的 SCK。 当提供一个外部 SCK 时、PCM510x 禁用内部 PLL；
需要特定的 BCK 速率来生成适当的主时钟。 表5介绍了在不对齐条件下
集成 PLL 每个 LRCK 的最大 bck、以自动生成内部 SCK。"  

这样做可能还有其他原因、  

1-为 XSMT 取下跳线、并在跳线右侧应用取消静音信号、以便 IC 接收您发送的取消静音信号。 出于好奇心、移除跳线后、您是否仍在跳线左侧的引脚上读出2.7V 的电压？

虽然您在引脚上发送和接收数据、但这可能不是 DAC 预期接收的格式。 我没有在随附的通信中看到这是检查过的。 请您确认。  表6. 显示了 PCM510x 音频数据格式、位深度和时钟速率。 对于 I2S 格式、请确认所有3个信号都符合图15。

(从随附的图中 、我无法验证数据是否从 bck WRT LRCLK 边沿的第二个脉冲开始-我需要在同一个图上查看 DIN、BCK 和 LRCLK 边沿以查看它们之间的相互关系)

3-如果 发送 I2S、请确认引脚16读数为低电平。  

如果 确认了以上所有情况但仍然存在问题、 则 IC 可能 有故障-但这不太可能、我预计 您的设置与 DAC 的预期设置存在差异

此致、

阿拉什

您好！

我可以尝试您的建议使用 SCLK、但它应该有什么价值？ 共享一个组合以工作 DAC。

正如您建议使用 GND 连接 SCLK、是否应该使用 GND 持续连接 SCLK？

1. 从 W3连接器上移除 XSMT 的跳线时、左引脚电压为3.3V。 是否建议连接 XSMT 引脚和3.3V 电压？
2. 我只有2个探头、因此无法在一个图中显示3个信号。
3. 已确认它是低电平。

 您好、Mohit、

系统时钟可以是 64,128,192,256、384、 512,768,102102411511521536、 2048或3072 x fsck， 最高可达50MHz。 通常、我使用 AP2700中的128或64等数字。

关于 XSMT、我想确认3.3V 电压到达跳线的左侧、而您只需 将其传递到芯片。

确保您的数据格式正确非常重要、您需要查看 LRCLK、BCK 和 DIN、并确保它与您刚刚在第3位确认的设置格式匹配。

在应用 SCK 时它应该可以正常工作、如果您对 SCK 进行接地、那么您需要对 PLL 进行编程以在内部生成 SCK、我怀疑这是导致问题的原因。 那么、让我们看看 SCK 连接是否解决了您的问题。

此致、

阿拉什

在打开新文件后关闭此文件。