This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OPA1612:有关电路相位裕度的问题(PCM1794A -参考仿真 TINA)

Guru**** 1125150 points
Other Parts Discussed in Thread: PCM1794A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1308207/opa1612-question-about-phase-margin-of-circuit-pcm1794a---reference-simulation-tina

器件型号:OPA1612
主题中讨论的其他器件:PCM1794A

您好、您好!

新年快乐~!我 总是感激你的帮助。 :)

我正在设计一个与 DAC 输出相关的电路、这 会让我感到困惑。

这是一个 PCM1794a 参考 TINA 仿真设计和波特图。

它看起来是两级、第一个 I/V 转换和用求和进行滤波。

我听说缺少相位裕度可能会导致振荡问题、因此需要超过45度的相位裕度。

然而、在参考仿真中、它看起来缺少相位裕度。(3度?)

我问您这个问题的原因是、我正在为相位裕度而奋斗。

这是我的仿真设计。  

DAC 输出电流:- 18.2mA

滤波器拓扑:MFB (fc:32140Hz)- TI 滤波器 Pro 2个 LPF 和 FDA 的镜片。

VCC Vee:+/-15V

输入:正弦波发生器。  

在 LPF 级之后、它会释放相位裕度(实际上不稳定)。

我只是想知道……

1. 我不必担心增益超出我感兴趣的频率范围(10 ~ 22kHz) 0dB 的点

2.  每一级都应该考虑输入和输出? ( I/V、LPF 或平衡至单级的输入与输出)  

3、我的电路设计有误...

我附上了 TSC 文件。  

e2e.ti.com/.../test_5F00_DAC_5F00_E2E.TSC

请给我一个建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jung:

    新年快乐!

    正确的做法是:为了实现闭环稳定性并防止输出振荡,需要使用大于45°的相位裕度。 不过、您生成的波特图显示的是相对于输入信号的输出电压相位。 这与相位裕度不同。 相位裕度测量 Aol*Beta 相移与0度的接近程度(以度为单位)。 有关运算放大器稳定性的 TI 高精度实验室视频系列详细说明了如何通过断开反馈环路来仿真开环增益(AOL)和反馈因子(Beta)、从而确定相位裕度。   如需更多信息、请参阅 TIPL 稳定性系列-相位裕度视频和该系列中的其余7个视频。

    设置 AOL 和 Beta 仿真可能很困难且很耗时、尤其是对于较大且复杂的电路。 确定相位裕度和实现电路稳定性的一种快速间接方法是测量小信号阶跃响应的过冲。 如果过冲百分比小于~22%、则相位裕度大于45°。  

    我在所示的电路中对此进行了仿真、发现阶跃响应中根本没有过冲。 这意味着90°附近的相位裕度非常好、无需担心稳定性或振荡。

    e2e.ti.com/.../OPA1612_5F00_Differential_5F00_TIA.TSC

    此致、

    扎赫