This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1804-Q1:SCKI's 抖动容差

Guru**** 1637200 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1324550/pcm1804-q1-scki-s-jitter-tolerance

器件型号:PCM1804-Q1

您好!

我们的客户询问了 SCKI 的抖动容差范围。

根据数据表


"如果更改小于±5 bck、则不会发生重新同步、也不会发生之前描述的数字输出控制和中断。"


我可以读取到公差范围是±5bck 或更小、但这是正确的吗?
但是、如果允许的抖动范围为5BCK (BCKP?)
由于1BCKP = 1/(64 fs)、它似乎是一个相当大的抖动。

客户使用24MHz 系统时钟、您能帮助我了解可接受的抖动范围吗?


此 致、
广志

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该器件具有自动检测机制、可始终查看 SCKI 和 FS 之间的关系。  如果系统发现与该比率存在偏差、则会停止数字输出并再次重新同步、认为新的输入已到达。 您提到的时间与此过程相关。

    这和我认为客户可能会问的时钟抖动非常不同。 这将是 SCKI 中可能降低 ADC 运行质量的最大周期到周期变化。

    可以接受的最大抖动为0.5% SCKI。

    对于24MHz、这是200ps  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Sanjay-san,

    感谢您的快速回复。
    我会通知客户。

    此致、

    广志