请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TAC5142 对于 TAC5142、我们认为内部 PLL 将通过 fsync 和 BCLK 的组合自动生成内部时钟、如"无需主机编程"中所述。 是这样吗？
在表8-6中描述的控制器运行模式下、从 TAC5142生成 BCLK 和 fsync 的模式是否会从 MD3的基准输入时钟输入输出该模式？
目前、我们计划从外部 IC 向该器件输入 FSYNC 和 BCLK、并且不假定"处于控制器运行模式"。
