请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPA3116D2 TI 团队、
这些器件的数据表指出、通常将电路板上的 AVCC 引脚和 PVCC 引脚连接到同一电压网。 但是、如果我们 不 将它们绑定到同一个网络、会发生什么情况？ 在数据表的方框图中、我们可以看到 AVCC 引脚在内部连接到 LDO、LDO 会创建 供 IC 低电压音频部分使用的 AVDD 电源以及用于驱动栅极的栅极驱动电压(GVDD) 输出功率器件。 AVCC 是不是经常出现 必须 保持在 PVCC 网络的相同电压电位？ 否则、是否务必确保 PVCC 引脚保持比 AVCC 引脚更高的电压电位？ ...或在较低的潜力? 如果我们做出选择、我们能否在两个不同的电压电位下驱动它们？
似乎、如果我们使用具有3.3V 输出电压缓冲级的 TLV/PCM DAC 元件(与相应的电荷泵一起创建负3.3VDC 电源、从 DAC 提供零中心输出)、我们 应该只需要向 AVCC-提供经过良好调节的7-12VDC 电源、对吧？ 无论 PVCC 的运行电压是多少、这都应该成立-正确吗？
我们在系统中提供的 PVDD 网络 有一点噪声、大容量电容的充电电流充满、 因此我们要通过单独调节的"干净"电源来驱动 TPA31xx 器件的模拟前端。 您觉得我们在这样做时有什么问题吗？
提前感谢您的反馈-
科迪
