[参考译文] TAS6424R-Q1：满足 TR/TF 时序要求的串行音频端口

你好、Wu、

您的数字音频时钟和信号上的 Trise 和 Tfall 时间是多少？   

此致、
S·格雷格

从  DSP 的源节点、我们使用128fs=DSP 6.144MHz、上升时间和下降时间大约为28ns。

顺便说一下、我们是否可以在系统中使用带有两个放大器的 TDM4？

你好，玉骄

 这个5ns 要求专门针对于 MCLK。 此器件没有内部 PLL、所有数字电路都直接依赖 MCLK。 我们的测试结果表明、如果上升/下降时间高于10ns、则噪声已经达到70uV。 您可以尝试一下。

 没有问题、两个器件的 TDM4将具有相同的输出。

您好

您是说只有 MCLK 的要求低于5ns 吗？

BCLK/FSYNC/SDIN 端口要求不低于5ns、正确吗？

你好，玉骄

 是的、此要求主要针对 MCLK。

您好

"是的、此要求主要针对 MCLK。"

-> Wu：TI 是否会在数据表中仅针对 MCLK 修改 TR/TF 要求？

很容易误解这一要求适用于所有 MCLK/BCLK/FSYNC/SDIN 端口要求。