[参考译文] PCM1865：PCM1865 SCKI 比率/PCM1681 SCK 比率

您好、专家。

它将是一个补充。

 BCK 的比率的变化方式与 SCKI 或 SCK 相同。

您能否具体说明提供给芯片的时序？

大家好、Sanjay Dixit  

对于 PCM1865、4.096 MHz 是 SCKI = bck 的输入、16KHz 是 LRCK 的输入。

BCK 和 LRCK 与 SCKI 同步。

这同样适用于 PCM1681、其中4.096 MHz 在 SCK = bck 时输入、16KHz 在 LRCK 上输入。

BCK、LRCK 和数据与 SCK 同步。

我在研究这种情况。 请等待几个小时后回复。

只要 bck High Time 大于65ns ,它就会是好的。

在 BCLK=4.086MHZ、 O.52时

只要 bck High Time 大于65ns ,它就会是好的。

在 BCLK=4.086MHZ 时， 0.52*TBCLK 为12ns。 这高于65ns 下限

谢谢你。   D·桑贾伊  

 让我再确认一下。

如果 bck 的时序要求已得到满足、即使 SCK (主时钟)的 Hgih 时间与低电平时间之比不能得到满足、

可以理解没有问题吗？

SCLK 占空比的最大偏差是多少？  

大家好、Sanjay Dixit  

很抱歉这么晚才回复。

似乎存在误解、因此我将随附一个方框图和一个波形。

在16kHz 间隔时间内、SCK (或 SCKI)和 BCK 的高电平周期会延长或缩短一个脉冲。

这会是问题吗？

谢谢 Daveon、

我会回应后一项建议。

感谢您的快速响应。