[参考译文] PCM5121：312.5kHz 采样率对应的 PLL 配置

您好 Morten：

问题来自不使用常见音频时钟。 在数据表中，您可以看到：1 MHz 和50 MHz 之间的 SCK 速率对于标准音频时钟来说不常见，仅在软件模式下通过配置各种 PLL 和时钟分频器寄存器才能支持。   

第 8.3.6.4节"使用 PLL 生成时钟"提供了设置 PLL 所需的说明和寄存器。

此外、第8.3.6.5节"PLL 计算"是您计算时最重要的页面。

您可以查看表131-136。  以建议的 PLL 时钟分频器设置作为指导。

PLL 输入(PLLCKIN)支持从1 MHz 到50 MHz 的时钟频率。

我提供了一个示例计算、您可以在其基础上进行展开。 请参阅图63、以便您可以按照我的计算进行操作：

FS=312.5k   PLLCK 必须是 FS 的整数、假设您希望 N=128、因此 PLLCLK 必须为128x312.5k=PLLCLK 40.00MHz

假设您使用 bck 作为 PLLCLKIN 的时钟源、 因此您的 PLLCLKIN=PLLCLKIN 20MHz

现在从方程式 PLLCLK=(PLLCLKIN*R*K)/R 中    。

假设我选择 R=1 , P=1 ( 我需要在寄存器中对它们进行编程,我也会解释)。 因此、在 PLLCLKIN 和 PLLCLK、R 和 P 已知的情况下、Khas 为2.0、这意味着 J=2和 D=0000  (请注意、 如果您的 bck 为20.0、 2 MHz，那么你的 J 和 D 将是不同的)

如果您不熟悉如何对  R、P、J 和 K 进行编程  、从而使给定的 PLLCLKIN 获得我所需的 PLLCLK 。您可以参阅这个随机示例  

香港特别行政区政府

假设您要对 这些值进行编程  P=1  ， J=8    ， D=7075   

现在、 对于  用于对 PLL 进行编程的寄存器20、21 (22和23) 24、我们必须将这些十进制值转换为二进制值  

(参考 这些寄存器， 可以看到 P 是4位，J 是6位，D 是14位)

 P 是4位  、因此   P=1  表示 0001、     p3 p2 p1 p0

 J 是6位，因此    J=8  表示   001000  ，     J5 J4 J3 J2 J1 J0

D 为14位    ，因此 D=7075  表示   二进制01 1011 1010 0011，        D13 D12 D11 .......... D2 D1 D0  

现在、您需要  针对寄存器22的相应位   0  D13 D12 D11 D10 D9 D8、使用上述值进行编程(00根据数据表保留)  

并 使用    D7 D6 D5 D4 D3 D2 D1 D0对寄存器23进行编程

因此、寄存器22 (十六进制16)为0001 1011  => 写入 reg16==>1B  

寄存器23 (]hex 17)为  1010 0011 =write reg17===>A3

我认为这应该涵盖 PLL 编程。

此致、

阿拉什