[参考译文] SRC4392：为 MCLK = 24.576 MHz、LRCLK = 96KHz 修改代码

您好！

抱歉、我的客户针对条件"MCLK = 11.28MHz、RCLK = 44.1KHz"进行了另一个测试、他们在引脚 SDOUTA 上看不到输出信号。

他们希望获得可支持 MCLK = 11.28MHz、12.28MHz 和24.576MHz 的寄存器设置。

如何设置寄存器？ 请告知。 谢谢！

会

如前所述、表4。  是公共参考时钟速率的 PLL1寄存器值、这些系数位于寄存器0F、10和11中

我将再显示一个针对11.2896KHz 的示例计算、并且 它们应该能够 为其它频率本身进行此计算。 从表4中可以看到：

CLK=11.2896KHz   P=1  、J=8     、 D=7075   

现在我们必须使用寄存器0F、10和11将这些十进制值转换为二进制值(如果是数据表、请参阅第63页)  

(参考 寄存器 0F、10和11，我们看到 P 是4位，J 是6位，D 是14位。)

 P 是4位  、因此   P=1  表示0001、     p3 p2 p1 p0

 J 是6位，因此    J=8  表示   001000  ，     J5 J4 J3 J2 J1 J0

D 为14位    、因此 D=7075  表示 01 1011 1010 0011 、    D13 D12 D11 D10、、、、、D3 D2 D1 D0

寄存器0F 由 8个位组成：    P3 P2 P1 P0 J5 J4 J3 J2    因此,使用上述位,寄存器0F 变成0001 0010  。

因此、寄存器0F 应写入 00010010 二进制的。   在十进制中、它 是18、在十六进制中、它是12

因此、它们必须将 hex12的值写入寄存器0F 中、  

 看起来像：   

0xE0、0x0F、0x12。

使用  我为 J 和 D 提供的上述二进制代码,同样的过程应该用于寄存器10和11。

此致、

阿拉什

您好！

感谢您的分享。

只需要确认一下、当基准时钟被改变后、SRC4392它不能支持自动调整自身寄存器设置、对吧？

尊敬的 Henry：

Arash 今天不在办公室、明天会再来回答您的问题。

感谢您的耐心等待、
J·麦克弗森

您好 Henry；

输入-输出采样率由 SRC 速率估算电路自动确定、数字重新采样器参数将实时更新、无需编程。 内插和抽取滤波器延迟是用户可选的。  因此、  可通过状态寄存器实现输入/输出采样比读回。   

SRC 包括两个状态寄存器、它们包含由 SRC 速率估算器电路得出的输入到输出采样率的整数和分数部分。 只要 RDY 输出为低电平、就可以读回这些寄存器。 当输入或输出采样率已知时、可以使用这些状态寄存器的内容计算未知采样率。 (数据表第35页)  

您可以在数据表第33页、尤其是最后一段中详细了解 SRC 的运行信息。

此致、

阿拉什