[参考译文] TLV320AIC3106：未连接 MCLK

感谢您的确认。  还有一个问题。  这将是一个嵌入式 Linux 项目。  Linux 驱动程序是否支持此硬件配置？

-迪安

我应该已经指定我们的应用在16位的频率下使用8kHz 数据。  3106的内部 CODEC_CLK 必须是256 x Fsref、其中 Fsref 为48kHz 或44.1kHz。  我们使用48kHz、因此内部 CODEC_CLK 是12.288MHz。  如果我们选择不使用 PLL、那么我们能够使用的最小 Q 值为2 (这意味着根本不分频 CLKDIV_IN)。  由于 CLKDIV_IN = BCLK = 12.288MHz。  我们当时在试图省去在我们的 PCB 上的 MHz 范围内发送一个长时钟跟踪、但如果我们使用 MCLK 或 BCLK 似乎没有关系。  如果我们在12.288MHz 下使用 MCLK、则 BCLK 将在256kHz 范围内。  不存在不需要 MHz 时钟的硬件配置。

无论如何、谢谢。

Dean、您好！

我对该驱动器的使用并不是非常熟练、但我认为确实如此、因为默认情况下、器件应该自动为 PLL 在 MCLK 和 BCLK 端口之间进行选择。 如果不是、您可以自行编辑驱动程序、也可以联系此处获取支持。

谢谢。
J·麦克弗森