[参考译文] TAS6424E-Q1：Tas6424不断报告无效时钟错误

您好！

您是否已将 MCLK 引脚连接到 SCLK 引脚？  如果您遇到时钟错误、通常意味着缺少时钟或 FSYNC 和 SCLK 不进行相位同步。   

此致、
Gregg Scott

感谢您的回复！

MCLK 引脚和 SCLK 引脚连接在一起。

我阅读产品说明书、发现该阶段涉及多个相关寄存器的设置。

此外、我是否需要参阅"9.3.8.3.2阻抗相位参考测量"和"9.3.8.3.3阻抗相位测量"以进行测量？

您好！

这些指的是交流负载诊断的使用。  我认为这些与您的问题无关。

我将使用您的本地应用程序工程师  我们将很快作出回应。

此致、
Gregg Scott

您好 Gregg Scott、

1) 1)"关于 MCLK 引脚和 SCLK 引脚连接在一起。"

我添加了此寄存器的设置：

 根据表9-40、将其他控制4寄存器(地址= 0x26)的位3设置为1。 其他控制4字段说明：

"1：当 MCLK/BCLK 以相同频率运行时、反转 MCLK/BCLK 相位关系"

2) 2)关于相位控制、我添加了以下寄存器设置：

a)根据表9-12将杂项控制2寄存器(地址= 0x02)的值设置为0x65 (或0x66、0x67)。 其他控制2字段说明：

"010：保留(默认值、必须更改)

100：保留

101：CH1- 0、CH2- 210、CH3- 60、CH4- 270

110：ch1- 0、ch2- 225、ch3- 90、ch4- 315 1.

111：CH1- 0、CH2- 240、CH3- 120、CH4- 360"

b)根据表9-41、将杂项控制5寄存器(地址= 0x28)的位5设置为1。 MISC 控制5字段说明：

"1：支持的相位偏移"

最后、根据表9-12、将待机引脚/静音引脚设置为高电平。 其他控制2字段说明：

"警告：其他控制5寄存器的位5中的 MSB 必须先设置为"1"、器件才能退出待机模式。"

但结果仍然与之前相同。

请问是否有其他原因？

请再次帮助分析它,谢谢！

相位控制是通道之间 PWM 的相位控制。  这不会导致故障。   

您能否提供 Fsync 频率、SCLK/MCLK 频率和 TDM 时隙大小？   在 TDM 模式下、SCLK 必须是128Fs 或256Fs。

回复您的原始帖子。

1. 如果您告诉该器件进入 PLAY 状态并且它保持在 Hi-Z 中、则表明存在故障或负载诊断故障。  
2. 它不能进入静音状态、除非你告诉它进入该状态。  通过 I2C 命令或/Mute 引脚。
3. 时钟故障是自动恢复的、因此它将在发生时钟错误时恢复、然后再次发生故障。

此致、
Gregg Scott

您好 Gregg Scott：

Fsync：  48000Hz

SCLK/MCLK： 12.288MHz

TDM 时隙大小为32位、8个通道。

'如果您告诉该器件进入 PLAY 状态、并且它保持在 Hi-Z 状态、则表明存在故障或负载诊断故障。'

是的、我检查了所有寄存器、它是时钟错误(全局故障1寄存器(地址= 0x11)的值为0x10)。 没有其他故障。

"它不能进入静音状态、除非您告诉它进入该状态。  /Mute 引脚对电池充电。"

我将"静音"引脚设置为高电平(取消静音)、因为数据表显示低电平有效(静音)。

设置其他寄存器后、我最终通过通道状态控制寄存器(地址= 0x04)将所有4个通道设置为播放状态。

之后、我没有使用 I2C 命令来设置该寄存器以进行状态切换。

当故障发生时、该寄存器的值也处于 PLAY 状态。

请继续协助分析、谢谢!