请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TAS6421-Q1 主题中讨论的其他器件：TAS6424
工具与软件：
嗨团队、
1 μ s、STANDBY、I2C 初始化、MCLK 和 I2S 的两个 CLK 是否有任何序列和时序要求？
2、如果在正常运行后需要断开 I2S 时钟并重新应用时钟、我们是否需要下拉 STY 并重新初始化？
由于客户的 MCLK 和 I2S CLK 不是相同的时钟源、因此当前时序如下所示：
1. VDD 接通电源
2.提供 MCLK
3. I2S 时钟
4.上拉 STBY
5.初始化
3、测试结果：
(1)当 I2S bitclk 和 MCLK 不同时输出时、6421的音频接口为 I2S 格式、为避免报告故障错误、只能将 stby 放置在两个 CLKS 之后。 如果将其放置在两个 CLKS 之前或两个 CLKS 之间、则将报告故障错误。 寄存器0x11的值为0x16、寄存器0x13的值为0x32。
(2)当同时输出 I2S 位时钟和 MCLK 时、6421的音频接口为 TDM 格式、然后将 I2S 的位时钟和 MCLK 连接在一起、此时将 stby 放置在两个 CLK 之前、还会报告故障错误。 读取寄存器的状态与上述相同。 只有在 clk 后放置 stby 时、才不会出现错误。
(3)虽然上述两种情况报告错误、但声音正常。
此外、客户测试了6424、并将待机时间放置在两个 CLKS 之前、但未报告故障错误。
要确认以上情况是否正常？ 6421和6424的时序要求是否不同？
