• 状态
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 452 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM6140-Q1：BCLK 问题

admin
Guru**** 2416110 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1403553/pcm6140-q1-issue-with-bclk

器件型号：PCM6140-Q1

工具与软件：

遇到了 PCM6140原型 PCB 的问题。

BCLK 有问题。 我期望 BCLK 具有恒定的标记空间比、但我看到的是可变比率。
我附上了该问题的逻辑分析仪视图。

运行条件为：

1.) PCM6140处于主模式、在 PLL 开启时生成 FSYNC、BCLK。

2.) MCLK 是配置正确的 GPIO1上的24.576MHz 输入。


所以、如果 MCLK 处于24.576MHz、PLL 是否应该关闭以使器件 正常工作？

感谢您的任何帮助、

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您能否共享用于此操作的器件配置脚本(或器件寄存器转储)？

    谢谢。此致、

    Lakshmi Narasimhan

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我谨附上一个 Excel 工作表、其中显示了我已 编程的寄存器、我按顺序对寄存器进行编程。
    我尝试实现的配置为：
    1.) 4个模拟输入、差分通道
    2.) 控制器模式、MCLK = 24.576MHz 在 GPIO1上供电
    3.) 模拟通道1和2已启用并上电
    4.) ASI 通道1时隙0上的通道1
    5.) ASI 通道2上的通道2、时隙0
    6.) I2S、32位、96kHz FSYNC、6.144MHz
    我在 PLL 关闭时看到了预期的 BCLK、FSYNC、但在 PLL 开启时没有看到。
    谢谢
  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    当 PLL 被禁用时、寄存器配置看起来是什么样的。 您能否确认以下寄存器是在启用 PLL 时修改的寄存器？

    1) MST_CFG0 (P0R0x13)设置为0x87 (在共享寄存器配置中、它设置为0xA7)

    2) PWR_CFG (P0R0x75)设置为0x60 (在共享寄存器配置中 、它设置为0x40)

    此外、您能否针对启用和禁用 PLL 的情况共享 ASI_STS 寄存器(P0R0x15)的状态？

    谢谢。此致、

    Lakshmi Narasimhan

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    是的、这两个寄存器我会更改以 打开或关闭 PLL。

    在 Excel 文件中、寄存器设置适用于 PLL 关闭时。

    当我读取 ASI_STS 时、这两种情况下的值均为0xFF - PLL 开启且 PLL 关闭。

    根据数据表、这是无效设置。

    我尝试设置的配置如下：

    1.) GPIO1上的外部 MCLK。

    2.) 通道1和2上进行96kHz 采样

    3.) 我已将通道 1输出放置在 ASI 通道1的时隙0上、将通道2放置在 ASI 通道2的时隙0上。

    4.) 我已将 BLCK/FSYNC 比率设置为64、即每个 ASI 通道32位。 这将提供6.144MHz 的 BLCK 频率。

    我注意到的另一个问题是 I2C 总线。

    当我对通道上电且 ASI 总线进行实时读取/写入操作时、I2C 总线会失败、因此无法读取 DEV_STS 寄存器。

    感谢您的帮助、

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您是否有机会了解这些问题？

    谢谢

  • 0
    TI__Guru**** 2416110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    对于延迟、我们深表歉意。 我曾尝试设置 EVM 并尝试根据您共享的寄存器设置对器件进行编程、以验证设置。

    在 PLL 启用和禁用的情况下、该器件提供的 BCLK 为6.144MHz、FSYNC 为96kHz。 ASI_STS 寄存器读回为0x54 (96kHz、比率为64)。

    这是系统观察结果(例如在多个 PCB 上观察到)吗？

    您能否共享此设置的 PCB 布局片段(ADC 部分)？

    谢谢。此致、

    Lakshmi Narasimhan