This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1753:左/右输出通道不同步(时移)

Guru**** 1821780 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1409072/pcm1753-left-right-output-channels-are-out-of-sync-time-shifted

器件型号:PCM1753

工具与软件:

我用示波器测量 DAC 的输出通道、发现有时 这些通道不同步;左右通道之间存在轻微延迟或间隙。 这种延迟或间隙不是恒定的、它在一个声音播放到下一个声音之间略有不同;即、如果一个声音播放并在几秒钟后停止、同一声音的下一次播放可能具有此 L/R 间隙。 一旦 存在间隙、只要播放声音、间隙就会保持不变;间隙仅在播放/停止周期之间变化

我使用逻辑分析仪读取 DAC 输入、但我没有看到 相同声音的播放之间有显著差异、我再次播放并在几秒钟后停止了一个声音、然后针对相同的声音重复步骤;DAC 输入端的读数未显示任何显著差异; 只有几个样本不同、并且仅针对一个位、我想这是由于我所具有的设置、它可能会在逻辑 分析仪读取通道上引入噪声。

我正在使用:

* I2S 24位左对齐
* 16 KHz 采样频率
* 1.024 MHz 位时钟频率
* 6.14 MHz SYSCLK 频率

我的问题 是:

*是什么原因导致两个通道的延迟发生这些变化?  
*每个时钟输入的时钟抖动容差是多少? 这是否 会导致通道不同步?

欢迎任何想法

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Luis:

    bck 和 FS 之间的关系是

    bck= # of  Ch * Ch depth * fs  =>  所以对于16KHz、2ch & 24Bits 、bck=48fs

    BCK 应为768KHz、并且您正在使用1.024MHz。 您应该进行更正。

    同样、sck=nfs、在您的情况下 n 为384、这很好、但请确保您的 sck 为6.14 4. MHz

    您提到了 I2S 24位左对齐。 请参见 图23。 音频数据输入格式、并了解 I2S 格式与左对齐有何不同。 如果数据是左对齐的、请 检查图23中的(3)左对齐数据格式。 但是、如果要 作为 I2S 发送数据、请参阅 图23中的(2) I2S 数据格式。 寄存器20 (0h14) 设置输入格式。  

     数据表中没有抖动容差值、但 您 可以看到 " PCM175x 器件的 Δ-Σ 部分基于8级振幅量化器和4阶噪声整形器。  与典型的一位(2级)Δ-Σ 调制器相比、这款8级 Δ-Σ 调制器具有稳定性和时钟抖动灵敏度方面的优势。 TI 的 PLL170x 系列多负载开关发生器是提供 PCM175x 系统时钟的理想选择。 "  

    内部延迟 与 Fs 成正比 (由于内插滤波器) 。  由于两个通道的延迟应该相同、因此我怀疑内部延迟是否有任何问题。 我会  如上所述验证 CLKS。

    此致、

    Arash