• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 87 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SRC4192：总组延迟

admin
Guru**** 1821780 points
Other Parts Discussed in Thread: SRC4192, SRC4193
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1413996/src4192-total-group-delay

器件型号：SRC4192
主题中讨论的其他器件： SRC4193

工具与软件：

您好、我正在尝试估算 SRC4192上的总组延迟。 根据表6.5、当 LGRP=1且抽取滤波器打开(DFLT=0)时、为70.5/FSIN。 在抽取滤波器特性下、当 DFLT = 0时、群延迟为36.4/Fsout。 由于 SRC4192不支持直接下采样、fsin=Fsout=96K 时、总组延迟是否为1.1ms (106.9/96K)？ 数字抽取滤波器只有一个群延迟值(36.46/Fsout)、正常和低群延迟的这一点是否相同？

  • 0
    TI__Guru**** 1821780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Syed

    SRC4192器件由硬件控制, 因此  通过 LGRP 引脚上的信号, 您可以将组延迟控制为正常延迟 (102,5/FS)和 LGRP=1或低延迟(70.5/FS) 。

    通过 SRC4193、您可根据 表6中的寄存器控制延迟。 滤波器控制寄存器  

    此致、

    Arash

  • 0
    TI__Guru**** 1821780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Arash。 我的问题是关于当 FSIN 和 Fsout 为96K 时 SRC4192的总组延迟。  

  • 0
    TI__Guru**** 1821780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Syed、它应该与上面提到的相同。

    此致、

    Arash