This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1809:控制器模式下 MCLK 的要求规范

Guru**** 1826200 points
Other Parts Discussed in Thread: PCM1809
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1428008/pcm1809-requirement-specification-for-mclk-in-controller-mode

器件型号:PCM1809

工具与软件:

尊敬的团队:

我的客户正在考虑在其音频电路配置中使用音频 ADC PCM1809。  

在控制器模式下、MCLK 从主机 SoC 输入到 PCM1809。
该数据表描述如下、
 - 使用256 ×fs 或512 ×fs 的系统时钟支持控制器模式操作
 - 在控制器运行模式下,该器件使用 MD1引脚(作为系统时钟 MCLK)作为基准输入时钟源,并使用 MD0引脚配置支持的256 ×Fs 或512 ×Fs 系统时钟频率选项。 控制器模式支持44.1kHz 和48kHz 的 Fs 速率。
Q1:MCLK 必须是 256 ×Fs 或512 ×Fs、对吧? 对于 MCLK 精度是否有任何规格要求?
Q2:如果客户要求的 Fs 速率不仅是44.1kHz 和48kHz、还包括32kHz、PCM1809能否在控制器模式下支持?

数据表介绍了建议的运行条件、如下所示:

Q3:虽然512 x 48kHz = 24.576MHz、但这是最大36.864MHz 吗?

数据表介绍了 ADC 的电气特性、如下所示:

Q4:此规格是否仅在目标模式下?

我期待您的支持。
谢谢你。

此致、

二宫幸志

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    MCLK 时序要求应遵循与数据表第5.6节中概述的 BCLK 相同的指导原则。

    2.是的、在控制器模式下支持32kHz 采样。

    此限制适用于较大的采样频率、例如192kHz 或176.4k

    4.正确。 数据表未给出适当的说明

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Douglas - San:

    感谢您的答复。

    2.在控制器模式下采样32kHz 时、MCLK 应为 256 × 32kHz = 8.192MHz、或者512 × 32kHz = 16.384MHz、对吧?

    此致、

    二宫幸志

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Duoglas-San:

    其他问题。

    1. 如果 MCLK 的时序规格与 BCLK 相同、是否意味着 MCLK 频率具有一定的自由度?
      例如、是否可以将 MCLK 置于24 MHz 并设置512 x fsync 设置和 fsync=46.875kHz?

    2.在控制器模式下采样32kHz 时、MCLK 应为 256 × 32kHz = 8.192MHz、或者512 × 32kHz = 16.384MHz、对吧?

    此致、

    二宫幸志

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    当在控制器模式下采样32kHz 时、MCLK 应为 256 × 32kHz = 8.192MHz、或512 × 32kHz = 16.384MHz、对吧?

    正确。

    1.  如果 MCLK 的时序规格与 BCLK 相同、是否意味着 MCLK 频率具有设定的自由度?
      例如、是否可以将 MCLK 置于24 MHz 并设置512 x fsync 设置和 fsync=46.875kHz?

    MCLK 只能支持表6-3和6-4中突出显示的 FSYNC 和 BCLK 比率、除非所需的 MCLK 超过36.864MHz

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Douglas - San:

    请让我 再次确认控制器模式下与#1相关的输入 MCLK 的精度。
    当在控制器模式下 fs = 32kHz、44.1kHz 和48kHz 时、MCLK 将如下所示、对吧?

    a) 32kHz x 256 = 8.192MHz
    b) 32kHz x 512 = 16.384MHz
    c) 44.1kHz x 256 = 11.2896MHz
    d) 44.1kHz x 512 = 22.5792MHz
    e) 48kHz x 256 = 12.288MHz
    f) 48kHz x 512 = 24.576MHz

    这些 MCLK 所需的频率精度是多少?
    谢谢你。

    此致、

    二宫幸志

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Koshi:

    我无法说出精度、因为集成的 PLL 具有更宽的支持范围。 您有什么 MCLK?

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Douglas - San:

    客户希望使用以下 MCLK。
     - 24.576MHz ±100ppm

    这个频率精度有什么问题吗?

    此致、

    二宫幸志

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Koshi:

    /-100ppm (0.0024576 MHz)时、频率范围可以在24.574 MHz 范围内- 24.578 MHz。

    自动时钟机制可以支持这范围的 MCLK。

    此致、